登录
首页 » Verilog » 随机计数的计数器Verilog代码

随机计数的计数器Verilog代码

于 2023-06-09 发布 文件大小:109.11 kB
0 193
下载积分: 2 下载次数: 1

代码说明:

Verilog代码随机计数器计数的随机数,根据要求,

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • tdm_latest[1]
    TDM,就是时分复用。本程序完成4通道,没通道最多32路64K信号的交换,就是说可以完成32x4个电话信号交换(TDM, is time-division multiplexing. The process is complete 4-channel, no channel up to 64K 32 to exchange signals, that can be done 32x4 telephone signal exchange)
    2010-07-07 15:28:06下载
    积分:1
  • Blazing-Fiber-grating
    闪耀光栅 有带阻滤波器作用的闪耀光纤光栅,反射角度可以控制(Blazed grating)
    2021-03-27 09:19:12下载
    积分:1
  • Lossless_Compression_Method_for_Bayer_Image_and_FP
    描述Bayer图像无损压缩的一种先进算法及其如何在FPGA上实现(Description Bayer Image is an advanced lossless compression algorithms in the FPGA to achieve and how)
    2010-08-31 12:24:49下载
    积分:1
  • CCT
    spansion file system包括FTL功能, 支持NAND, NOR, SPI flash.(spansion file system including FTL module, support NAND, NOR, SPI flash.)
    2021-02-04 13:09:58下载
    积分:1
  • 新建
    MCP4725实现的i2c驱动程序,通过DA转换实现函数发生器(MCP4725 come ture i2c drive program,Through da conversion function generator in English)
    2017-06-18 10:42:07下载
    积分:1
  • 数字手电筒
    涉及三个文件: 源文件、 鼓励文件和验证文件,可以调节整体工作的一个基本的手电筒
    2023-06-16 18:35:03下载
    积分:1
  • ReliabilityByFORM
    first order reliability method
    2014-07-21 16:59:32下载
    积分:1
  • 第六部分 锁相环PLL例程
    PLL,即锁相环。是FPGA中的重要资源。由于一个复杂的FPGA系统往往需要多个不同频率,相位的时钟信号。所以,一个FPGA芯片中PLL的数量是衡量FPGA芯片能力的重要指标。FPGA的设计中,时钟系统的FPGA高速的设计极其重要,一个低抖动, 低延迟的系统时钟会增加FPGA设计的成功率。 本实验将通过使用PLL, 输出一个方波到开发板上的SMA接口来给大家演示在ISE软件里使用PLL的方法。
    2022-12-02 02:20:03下载
    积分:1
  • AD5791_spi
    该代码为VHDL语言描述的AD579 SPI通讯程序,包括一些代码注解。(Thisis a SPI communication promgram of AD5791 designed with VHDL which compared with some discreption.)
    2021-04-20 14:28:50下载
    积分:1
  • VHDL38decoder
    VHDL 语言实现 38译码器 文件中包括 程序 源代码 还有 testbench 测试程序(38 decoder VHDL language implementation, including program source code file, there are testbench test procedures)
    2020-06-29 23:40:03下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载