-
digital_piano-VHDL
使用VHDL编写数字蜂鸣器音乐，整个项目文件，可直接使用
(Use VHDL to write 1602led driver, the entire project file, and can be used directly.)
- 2020-12-27 22:49:03下载
- 积分：1
-
LATTICE_ASYNFIFO
LATTICE FPGA FIFO 程序例程，工程详细，全部源代码上传 (LATTICE FPGA FIFO routine, detailed engineering, all source code uploaded)
- 2013-09-09 11:10:01下载
- 积分：1
-
以太网MII接口程序
在以太网通信中，连接MAC与物理层需要使用MII接口，此程序提供了MII接口的详细设计。
- 2022-03-26 09:45:46下载
- 积分：1
-
LDPC编译码
LDPC编译码，最新一代纠错码技术，自带校验矩阵，数据程序内带测试数据
- 2022-01-26 04:09:36下载
- 积分：1
-
FPGA数字钟
基于xilinx公司的Basys2开发板开发的FPGA数字钟，实现了时钟、闹钟和秒表等功能,同时包含了测试程序。使用Verilog语言编写，开发软件为Xilinx ISE Design Suite 13.4。
- 2022-02-13 03:16:12下载
- 积分：1
-
Verilog--Fourth-Edition
FPGA开发必备工具书，适合初学者。语法、范例讲的都很详细，是一部不错的工具书。(Verilog hardware description language Fourth Edition)
- 2015-09-30 12:34:50下载
- 积分：1
-
Verilog 加法器代码
这是Verilog的加法器的代码。并且还包括：脉动进位加法器。我希望这将是对你有帮助。
- 2022-12-23 13:25:03下载
- 积分：1
-
uart code dsdlab with my clock code
uart代码dsdlab与我的时钟代码.it是一个用于实现uart设计的verilog代码代码。这个是数字系统设计实验室的实践。
- 2022-09-14 16:00:03下载
- 积分：1
-
Verilog流水整除算法
借助于实际计算除法的经验，比如11（1011）除以2（0010）（注：以二进制的方式进行），我们首先会比较被除数的最高位是否大于等于除数2，显然该例中1小于10，那么商0，再向下一位看，此时为10，与除数相等，商1余数为0；继续看被除数后一位为1小于除数2，商0，再向下一位看，此时为10，与除数相等，商1余数为1；这样连续比较四次便得到了最后的结果。商为5（0101），余数为1；
- 2022-08-08 11:24:59下载
- 积分：1
-
等精度测频率
说明： 利用stm32F407实现的等精度测频，可以精确测量频率，误差很小(The equal precision frequency measurement realized by stm32F407 can accurately measure frequency with little error.)
- 2020-06-19 13:00:02下载
- 积分：1
