-
VHDL 基础语法篇
VHDL 基础语法篇 —— VHDL
VHDL硬件描述语言
1.1 VHDL概述
1.1.1 VHDL的特点
VHDL语言作为一种标准的硬件描述语言，具有结构严谨、描述能力强的特点，由于
VHDL语言来源于C、Fortran等计算机高级语言，在VHDL语言中保留了部分高级语言的原
语句，如if语句、子程序和函数等，便于阅读和应用。具体特点如下：
1. 支持从系统级到门级电路的描述，既支持自底向上（bottom-up）的设计也支持从顶向下
（top-down）的设计，同时也支持结构、行为和数据流三种形式的混合描述。
2. VHDL的设计单元的基本组成部分是实体（entity）和结构体（architecture），实体包含设
计系统单元的输入和输出端口信息，结构体描述设计单元的组成和行为，便于各模块之间数
据传送。利用单元（componet）、块（block）、过程（procure）和函数（function）等语句，
用结构化层次化的描述方法，使复杂电路的设计更加简便。采用包的概念，便于标准设计文
档资料的保存和广泛使用。(VHDL Basic Grammar Paper)
- 2020-06-20 14:20:01下载
- 积分：1
-
ISARCSSim_dr
基于CS的一维距离像（HRRP）及FFT成像对比(CS-based HRRP and FFT HRRP)
- 2021-01-13 19:58:49下载
- 积分：1
-
verilog
基于QUATEUS2的设计一个8位频率计verilog语言编程(The design is based QUATEUS2 an 8-bit frequency counter verilog programming language)
- 2011-12-01 20:19:48下载
- 积分：1
-
multiply_8_VHDL
由8 位加法器构成的以时序方式设计的8 位乘法器，采用逐项移位相加的方
法来实现相乘的VHDL程序代码。包含几个小模块和一个顶层设计文件，运行可用。(an 8 bit multiplier combined with 8 bit adder using a design by way of timing,and it use a way of Itemized shift to implement the multiply.It include some little module and a top level design document.)
- 2014-04-11 16:58:04下载
- 积分：1
-
Multiplier
A multiplier unit in VHDL
- 2010-01-05 11:42:02下载
- 积分：1
-
arbitrary data source code generator
任意数据发生器的源代码-arbitrary data source code generator
- 2023-02-11 05:20:03下载
- 积分：1
-
JSFP
奇数分频-此程序对输入频率sysclk有奇数（X）分频的功能(Odd frequency- this program has an odd number of input frequency sysclk (X) frequency function)
- 2011-08-01 12:37:42下载
- 积分：1
-
DAC1220
高精度直流信号源，DAC1220，20位分辨率，双极性输出(High-precision DC source, DAC1220,20 bit resolution, bipolar output)
- 2021-02-28 16:29:35下载
- 积分：1
-
LM
用于生成adams或recurdyn所需的路面不平度，用于悬架或其他的仿真(Adams or recurdyn used to generate the required road roughness for suspension or other simulation)
- 2013-10-15 17:38:48下载
- 积分：1
-
BT656_RGB
说明： 将BT656数据流转换成RGB图像格式的数据(Converting BT656 data stream into RGB image format)
- 2021-03-22 09:29:17下载
- 积分：1
