网站首页

学习使用HDL Bencher生成测试积累，并直接调用ModelSim进行仿真的方法....

于 2022-02-28 发布文件大小:151.36 kB

 0  124

下载积分: 2 下载次数: 1

我要下载

代码说明：

学习使用HDL Bencher生成测试积累，并直接调用ModelSim进行仿真的方法.-learning HDL Bencher generate test accumulation, and called directly ModelSim simulation methods.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

verilog program for real time clock.. select the .v file to view the code.
verilog program for real time clock.. select the .v file to view the code.

2022-01-26 07:14:23下载

积分：1
关于寄存器重命名register reallocation,VHDL
关于寄存器重命名register reallocation,VHDL-Register on rename register reallocation, VHDL

2022-02-09 20:31:31下载

积分：1
ALU用VHDL项目
ALU using VHDL project

2022-03-22 23:35:27下载

积分：1
shift example
shift example for verilog

2018-12-18 05:24:04下载

积分：1
康塔多0至999的VHDL接口7段显示
应用背景此应用程序是用Xilinx ISE 12.4，使用VHDL语言进行。本程序的目的是提供一个显示的接口方法的七段显示。用户将可以看到从0到9999的一个计数器，它运行在利用FPGA内部的时钟实时。享受它。关键技术现场可编程门阵列（FPGA）是半导体器件是基于一个可配置逻辑块（CLB）连接矩阵通过可编程互连。FPGA可编程所需的应用或功能要求后制造。这功能区分FPGA从特定应用集成电路（ASIC），这是制造的特定设计定制任务。虽然一次性可编程（OTP）FPGA，这主要类型是基于SRAM的可重新编程的设计演变。

2022-03-20 03:34:16下载

积分：1
SDI_test
stratixIVGX，芯片4sgx230es，SDI测试完整工程，实现SDI的收发(stratixIVGX，SDI Receive and Transmit)

2011-12-12 14:57:53下载

积分：1
CD1_PHOTO_ABLUM_1920
使用FPGA做的数码相册实验，用NIOS做了FAT32文件系统和JPEG图像解码,FPGA和SDRAM做了显示的缓存(Using FPGA to do the digital album experiment, using NIOS to do the FAT32 file system and JPEG image decoding, FPGA and SDRAM to do the display cache)

2016-07-13 10:04:56下载

积分：1
FRUDH
用VHDL实现频率计，可测量输入脉冲的频率，并进行简单校正(Realize the frequency of use of VHDL in terms of measurable input pulse frequency, and a simple correction)

2008-07-07 20:13:30下载

积分：1
8b10b Verilog
8bit/10bit编码Verilog实现(8bit/10bit Verilog Code)

2018-09-18 10:29:44下载

积分：1
FPGA
基于FPGA实现的一种新型数字锁相环-FPGA-based realization of a new type of digital phase-locked loop

2023-01-20 11:30:04下载

积分：1

696518资源总数
106208会员总数
21今日下载

学习使用HDL Bencher生成测试积累，并直接调用ModelSim进行仿真的方法....

0 个回复

热门标签

热门下载