登录
首页 » Verilog » 不动点在Verilog的真正功能

不动点在Verilog的真正功能

于 2022-01-30 发布 文件大小:17.91 kB
0 84
下载积分: 2 下载次数: 1

代码说明:

此功能需要写在你的模块结束或在您的测试台,显示你的定点实数。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Modelsim
    不错的Quartus II 与modelsim结合仿真简介笔记,较为适合初学者,希望对大家有帮助!()
    2008-06-06 18:16:53下载
    积分:1
  • Verilog HDL 频率可调的任意波形发生器
    Verilog HDL数字系统设计项目,频率可调的任意波形发生器,可以输出正弦波、方波、三角波和反三角四种波形(Verilog HDL digital system design projects, adjustable frequency arbitrary waveform generator can output sine wave, square wave, triangle wave and the anti-triangular four waveform)
    2011-05-08 03:21:34下载
    积分:1
  • MifFileGen
    VC++6.0软件生成Altera公司FPGA内部存储器ROM初始化数据mif格式文件。方便通过QuartusII导入波形等参数。强调这个是例子,生成的是一个定点的正弦数据表文件,需要用到的请自行修改源代码。(This software generates internal memory ROM initialization mif format data file for FPGA product by Altera. Facilitate the passage of the waveform parameters such as import QuartusII)
    2013-07-19 02:32:45下载
    积分:1
  • APF_Series_dq0_ad
    串联型有源电力滤波器的 PSCAD仿真,能检测到谐波电压,本仿真的优势是能针对电压跌落或者升高进行自动补偿。(PSCAD simulation of Series type APF (Active Power Filter),this project can dectect the drop of voltage and compensates auomaticly.)
    2013-03-13 22:51:50下载
    积分:1
  • vjtag
    说明:  quartus vitual jtag代码使用接口,通过该接口模板方便使用者通过jtag在线读取FPGA的数据。(The quartus virtual JTAG code uses an interface, through which users can read FPGA data online.)
    2020-05-06 09:42:50下载
    积分:1
  • music
    说明:  是用VHDL语言编写的乐曲演奏程序,详细的写了各个模块的子程序(VHDL language is the music playing program)
    2009-08-17 08:52:31下载
    积分:1
  • tiny-dnn-1.0.0a2
    说明:  在zedboard上运行的神经网络架构,方便移植。(Run lenet-5 on zedboard)
    2020-06-23 19:00:02下载
    积分:1
  • FPGAshixu
    FPGA经验总结:时序是设计出来的 我们在做详细设计的时候,对于一些信号的时序肯定会做一些调整的,但是这种时序的调整最多只能波及到本一级模块,而不能影响到整个设计。(FPGA Experience: Timing is designed to do the detailed design of our time, for some signal timing will certainly make some adjustments, but adjust this timing can only spread to up to this level of the module, but not affect the whole design.)
    2015-03-13 10:27:51下载
    积分:1
  • multiplier.tar
    用vhdl实现的booth算法乘法器,包含了multiplexer和rca adder,同时提供了一个测试文件,modelsim测试通过(Algorithm with a booth multiplier vhdl implementation, including a multiplexer and rca adder, while providing a test file, modelsim test pass)
    2021-04-14 13:18:55下载
    积分:1
  • USART
    基于USART的ARM与FPGA通信实验(Based on the ARM and FPGA communication experiment of USART )
    2017-04-15 16:58:30下载
    积分:1
  • 696518资源总数
  • 105665会员总数
  • 6今日下载