-
ddr3_sun
使用DDR3IP核进行仿真，写入读取数据(Using DDR3IP core to simulate, write and read data)
- 2021-01-07 00:48:53下载
- 积分：1
-
SD卡控制器verilog
说明： sd卡读写，仿真模型，testbanch测试文件(sdcard read write and sdcard model)
- 2021-04-21 16:28:49下载
- 积分：1
-
ADS8411
ADS8411驱动代码，完成ADS8411的驱动功能，使ADS8411可以正常的工作，该程序工作在cs和rd接地的情况下。
- 2022-01-25 21:55:09下载
- 积分：1
-
DDR3_user_design
在Xilinx开发环境ISE13.2上用MIG产生的DDR3 SDRAM控制器，里面生成了Core，可用于DDR3读写控制(On the Xilinx development environment ISE13.2 generated with MIG DDR3 SDRAM controller, which generates the Core, DDR3 can be used to read and write control)
- 2012-02-02 15:16:00下载
- 积分：1
-
quartus II中文用户教程(英文版的完全翻译）
说明： quartus II中文用户教程(英文版的完全翻译）,和一切爱好可编程器件的同仁共勉之(Quartus II Chinese user guide (English version of the full translation) love and all programmable devices colleagues share Zhi)
- 2020-12-21 14:19:08下载
- 积分：1
-
v5_emac
以太网的FPGA程序实现以太网的FPGA程序实现以太网的FPGA程序实现(enternet verilog fpga)
- 2013-12-15 23:08:11下载
- 积分：1
-
sp6ex7
说明： ISE与Modelsim联合仿真库编译与关联设置。(ISE and Modelsim joint simulation library compilation and associated settings.)
- 2020-07-03 14:17:10下载
- 积分：1
-
shift_reg
Shift reg in vhdl, a first example to start
- 2011-03-27 10:35:25下载
- 积分：1
-
IEEE_030_powerworld
The IEEE 30-bus modified test system has 6 synchronous machines with IEEE type-1 exciters, 4 of which are synchronous compensators, 36 buses, 37 transmission lines, 10 transformers and 21 constant impedance loads. The total load demand is 283.4 MW and 126.2 MVAr.
- 2020-07-03 02:20:02下载
- 积分：1
-
AHB总线系统的设计和仿真
资源描述详细的阅读了AHB协议规范，采用Verilog硬件描述语言，按照协议要求设计主机与从机。时序仿真通过。在压缩包里附有该设计的验证程序。
- 2022-03-24 01:13:49下载
- 积分：1
