登录
首页 » VHDL » 基于fpga的实时视频采集与显示 高速化 小型化

基于fpga的实时视频采集与显示 高速化 小型化

于 2022-01-30 发布 文件大小:681.41 kB
0 44
下载积分: 2 下载次数: 1

代码说明:

基于fpga的实时视频采集与显示 高速化 小型化-fpga

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • pcf8563
    pcf8563,在quartusII下VERILOG编写的数字时钟程序,8位数码管显示(pcf8563, written in quartusII VERILOG digital clock program, eight digital display)
    2013-12-24 21:46:21下载
    积分:1
  • stm8uart
    Demo program for use UART STM8S
    2013-09-05 03:18:35下载
    积分:1
  • 不同加法器 vhdl 代码
    乘数是其中一个关键硬件块在大多数数字和高性能系统中如 FIR 滤波器、 数字信号处理器和微处理器等。随着技术的进步,许多研究者试过和正在尝试设计提供或者以下高速度、 低功耗、 规律的布局的乘数,从而较少的地区或在乘数的他们甚至组合。从而使它们适合于各种高速度、 低功耗,和紧凑的超大规模集成电路的实现。然而面积和速度是两个相互冲突的约束。所以提高速度结果总是在较大的地区。所以在这里我们尝试找出解决方案了他们两个之间的最佳贸易。一般我们所知乘法会中两个基本步骤。部分产品,然后添加。因此在这个项目中我们有第一次尝试设计不同加法器和比较它们的速度和复杂性的电路即占领的地区。
    2022-04-20 15:21:48下载
    积分:1
  • 关于vhdl的一些例子
    关于vhdl的一些例子-on some of the examples of VHDL
    2022-01-28 04:13:20下载
    积分:1
  • sd_sdram_lcd
    说明:  sd_sdram_lcd 是读取SD卡中的数据,然后通过LCD显示(It is to read the data in SD card and display it by LCD)
    2019-05-14 14:35:49下载
    积分:1
  • reg_counter
    时钟输入:在每个时钟的正沿或负沿对数据进行处理 联合开发网 - pudn.com
    2008-05-29 19:47:35下载
    积分:1
  • Mashayan
    rebuild file in check for
    2018-01-27 16:36:35下载
    积分:1
  • CYUSB3.0
    USB3.0开发板资料,采用CYUSB3.0(USB3.0 development board, using CYUSB3.0)
    2014-02-18 08:19:00下载
    积分:1
  • shuzihongdianlu
    数字钟电路的实现,可以24小时计时,可调整时间!(Digital clock circuit implementation, a 24-hour timer, adjustable time!)
    2013-08-18 14:49:14下载
    积分:1
  • VHDL_count 从 0 到 9 4 7 段 LED 显示 4 脉冲使 (đếm 慈 0 đến 9 hiển 施耐 4 带领 7 đoạn với 4 xung 启用)
    VHDL_count 从 0 到 9 4 7 段 LED 显示 4 脉冲使 (đếm 慈 0 đến 9 hiển 施耐 4 带领 7 đoạn với 4 xung 启用)
    2022-05-29 10:17:32下载
    积分:1
  • 696524资源总数
  • 103920会员总数
  • 65今日下载