-
chuankou
说明： 本实验为UART回环实例，实验程序分为顶层unrt_top、发送模块uart_tx、接收模块 uart_rx，以及时钟产生模块clk＿div。uart＿rx将收到的包解析出8位的数据，再传送给 uart_tx发出，形成回环。参考时钟频率为100MHz，波特率设定为9600bps。(This experiment is an example of UART loop. The experimental program is divided into top-level unrt_top, sending module uart_tx, receiving module uart_rx, and clock generation module clk_div. Uart_rx parses the received packet into 8 bits of data and sends it to uart_tx to send out, forming a loop. The reference clock frequency is 100 MHz and the baud rate is set to 9600 bps. stay)
- 2020-06-24 01:40:02下载
- 积分：1
-
一个基于VerilogHDL语言的16位的booth算法的乘法器及其测试代码
一个基于VerilogHDL语言的16位的booth算法的乘法器及其测试代码-VerilogHDL language based on the 16-bit multiplier of the booth algorithm and test code
- 2022-02-07 12:03:36下载
- 积分：1
-
vending-machine
用Verilog实现自动售货机功能，代码较初级。易懂，内含test文件。(Automatic vending machines function with Verilog code than the primary. Understandable, containing test files.)
- 2013-11-30 20:25:34下载
- 积分：1
-
随着社会的发展和科学技术的进步，现代社会对测量仪器的需
求越来越广，对仪器的性能要求也越来越高。在迅速发展的集成电
路技术和计算机技术的推动下，测量仪器...
随着社会的发展和科学技术的进步，现代社会对测量仪器的需
求越来越广，对仪器的性能要求也越来越高。在迅速发展的集成电
路技术和计算机技术的推动下，测量仪器也正发生巨大的变化。以
虚拟仪器为代表的新型测量仪器改变了传统仪器的思想，它们充分
利用计算机强大的软硬件功能，把计算机技术和测量技术紧密结合
起来。特别是基于计算机平台的各种测量仪器由于成本低、使用方
便等优点得到了更广泛的应用，在计算机普及率比较高的高等院校，
这种测量仪器对教学和科研都有重要的使用价值。
本文作者在对各种数字测量系统深入研究的基础之上，采用虚
拟仪器的思想，结合计算机的结构特点，设计出一套以计算机为平
台，包含信号采集与显示的综合测试系统。本系统包括有频率计、
示波器、频谱分析仪等多种仪器的功能。能对信号进行综合测量。
系统的关键部分是高速数据采集。系统中的逻辑控制部分采用CPLD
来实现，大大提高了系统的集成度。系统在信号的采样方法上采用
了一种新的方案并进行了试验验证。本文从系统总体设计的角度，
对整个系统的方案设计、制板、调试过程以及试验结果等方面进行
了详细论述。
-err
- 2022-11-03 19:20:03下载
- 积分：1
-
电梯控制 记忆，上升下降停站 超载报警故障.....。
电梯控制 记忆，上升下降停站 超载报警故障.....。-Verilog EDA dianti
- 2023-06-16 03:50:04下载
- 积分：1
-
uart
串口通信通用模块，FPGA Verilog语言 ise，vivado环境(uart,FPGA Verilog, ise,vivado)
- 2020-06-22 07:20:01下载
- 积分：1
-
M4A564/32 CPLD VHDLＡ程序，调试可用,51扩展.
M4A564/32 CPLD VHDLＡ程序，调试可用,51扩展.-M4A564/32 CPLD VHDLA procedures, debugging is available, 51 to expand.
- 2023-08-25 16:25:03下载
- 积分：1
-
文本液晶屏上显示计数器
这是一个项目，设计一个计数器和 vhdl 语言文本液晶屏上显示。为了文本液晶屏上显示我们都用 vhdl 语言设计了液晶显示控制器。
- 2022-03-15 04:31:20下载
- 积分：1
-
robot_7_31
使用Verilog HDL来控制机器人，六个高精密舵机，舵机运动非常流畅，舵机不抖动(FPGA to control the robot servo, six servos)
- 2012-12-07 11:11:02下载
- 积分：1
-
16位并行相关器的VHDL程序
16位并行相关器的VHDL程序-16 parallel with the VHDL-related procedures
- 2022-02-09 15:11:47下载
- 积分：1
