-
ccd
自己写的一个tcd1209d的时序驱动代码，是用verilog语言编写的，可以借鉴(Of write a tcd1209d of timing-driven code, Verilog language, can learn from)
- 2021-04-08 09:39:00下载
- 积分：1
-
Based on the state of the optical encoder Figure 4 multiplier vhdl procedure, en...
基于状态图的光电编码器4倍频vhdl程序，输入相位差90度的两相，输出倍频和方向信号-Based on the state of the optical encoder Figure 4 multiplier vhdl procedure, enter a 90-degree phase difference of two-phase, frequency and direction of the output signal
- 2022-03-17 02:46:02下载
- 积分：1
-
模糊控制器verilog程序代码
说明： 模糊控制器verilog程序，模糊控制器最简单的实现方法是将一系列模糊控制规则离线转化为一个查询表（又称为控制表）。这种模糊控制其结构简单，使用方便，是最基本的一种形式。(Verilog program of fuzzy controller)
- 2020-04-14 12:04:52下载
- 积分：1
-
spi
该程序是一个可完成订制化的SPI双向总线接口，时钟相位、极性，以及分频比全部可通过寄存器进行配置，已经在ISE下通过综合，占用资源少，强烈推荐
(The program is a complete custom of SPI bidirectional bus interface, clock phase, polarity, and the divider ratio can all be configured through the register, has been in the ISE through an integrated, small footprint, it is strongly recommended)
- 2013-07-02 14:07:16下载
- 积分：1
-
fenpin
开发工具是quartus II 7.0以上版本，这是一个verilog语言的分频器设计，个人作业设计，供参考学习(verilog，quartus II 7.0)
- 2012-06-15 11:02:00下载
- 积分：1
-
先进先出
第一次输入和输出第一缓冲 vhdl 代码
- 2023-02-16 13:20:04下载
- 积分：1
-
How to Connecting Xilinx FPGAs to the Philips
How to Connecting Xilinx FPGAs to the Philips
- 2022-08-14 17:50:57下载
- 积分：1
-
eetop.cn_16bits_multiplier
16位并行乘法器源代码，booth2编码，二进制树拓扑结构(16bits parallel multiplier source code
)
- 2020-12-24 20:59:05下载
- 积分：1
-
UC1608-24064
UC1608 24064驱动 COG LCD驱动程序(UC1608 24064)
- 2011-09-09 08:24:24下载
- 积分：1
-
robust_fir_latest.tar
滤波器 Generaic FIR Filter(Generaic FIR Filter)
- 2011-11-17 15:51:23下载
- 积分：1
