网站首页

检测上升沿的verilog程序，有验证程序，可用synplify验证

于 2022-01-31 发布文件大小:1,006.00 B

 0  126

下载积分: 2 下载次数: 1

我要下载

代码说明：

检测上升沿的verilog程序，有验证程序，可用synplify验证-Detection of rising edge of the Verilog procedures, there is the verification process can be used to verify Synplify

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FIR 滤波器的设计
在实现 OFDM 中，必须有筛选器，以提高无线电信号的质量。一般情况下，筛选器应用于 OFDM 的类型是 FIR 滤波器。FIR 滤波器是方便使用，因为线性相位的未来。所以，我研究它与实现 FIR 滤波器 VHDL 语言一轮。这段代码是完全测试。但我是节约资源的 FPGA 改进范围。

2022-02-10 03:42:42下载

积分：1
CCD-color-image-interpolation
CCD图像的颜色插值算法研究及其FPGA实现方法(Color CCD image interpolation algorithm and its FPGA implementation)

2021-05-14 18:30:03下载

积分：1
ANALYSIS-OF-ALL-GATES
ANALYSIS OF ALL GATESS

2013-11-12 13:33:55下载

积分：1
verilog 写的多功能数字钟
verilog 写的多功能数字钟-verilog to write multi-functional digital clock

2023-03-18 14:30:04下载

积分：1
DDR3读写测试
MIG IP控制DDR3读写测试，于MIG IP核用户接口时序较复杂，这里给出扩展接口模块用于进一步简化接口时序。(MIG IP controls DDR3 reading and writing tests, and the time sequence of MIG IP kernel user interface is more complex.)

2018-03-28 16:01:36下载

积分：1
ad0809
对ad0809的控制代码( ad0809control)

2010-08-28 15:00:50下载

积分：1
用状态机对A/D转换器0809的采样控制电路的实现。工具：Quartus ii 6.0 语言：VHDL...
用状态机对A/D转换器0809的采样控制电路的实现。工具：Quartus ii 6.0 语言：VHDL-State machine used for A/D converter sampling control circuit 0809 is achieved. Tools: Quartus ii 6.0 Language: VHDL

2022-05-14 13:34:13下载

积分：1
A3P600-PQG208
Actel FPGA A3P600最小系统原理图，包含JTAG 、电源和封装 (Actel FPGA A3P600 minimum system schematics, including JTAG, power and packaging)

2012-12-03 11:29:19下载

积分：1
UART
说明：串口通信vivado实现，带有仿真文件，可实现数据收发(the uart program based on vivado)

2020-07-02 16:15:57下载

积分：1
Using VHDL hardware language to achieve the top level of the IIC control procedu...
用VHDL硬件语言实现的iic顶层控制程序-Using VHDL hardware language to achieve the top level of the IIC control procedures

2022-12-20 20:00:08下载

积分：1

696516资源总数
106415会员总数
3今日下载

检测上升沿的verilog程序，有验证程序，可用synplify验证

0 个回复

热门标签

热门下载