登录
首页 » VHDL » fen pin qi

fen pin qi

于 2022-02-01 发布 文件大小:67.35 kB
0 39
下载积分: 2 下载次数: 1

代码说明:

半整数分频器的实现(verilog),本文以6.5分频为例!很实用的!-fen pin qi

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • dw_ahb_dmac_db
    It is Synopsys dmac controller databook
    2020-10-10 10:27:34下载
    积分:1
  • VHDL实例应用的经典,大家学习必看的书籍。
    VHDL实例应用的经典,大家学习必看的书籍。-VHDL classic example of the application, see U.S. study books.
    2023-04-30 04:00:04下载
    积分:1
  • 8085汇编实现计算器
    使用 7 赛格 LED 显示屏车载 (地址和数据字段) 来显示小时: 分钟: 秒的小数。这将意味着你有在董事会上运行一个实时时钟。 (为激励标记!!) 还提供以下附加功能: (a) 一个计时器设施 (提供启动和停止按钮),找到一个事件所需的时间。 (b) 一个报警设施 (设置和重置警报)。我们可以有多个闹钟吗? 我们可以在哪里显示的短 (神秘) 消息提醒吗? (d) 在哪里小时的范围从 0-24 而不是 0-12 的铁路时间格式显示时间。
    2023-08-27 01:00:06下载
    积分:1
  • 基于FPGA的ELM仿真
    Efficient_Digital_Implementation_of_Extreme_Learning_Machines_for_Classification
    2022-07-18 22:42:33下载
    积分:1
  • VHDL语言的cookbook,能够使你更快的学会使用VHdL
    VHDL语言的cookbook,能够使你更快的学会使用VHdL-cookbook
    2022-01-26 00:47:39下载
    积分:1
  • er
    秒表 东北大学秦皇岛分校 电子设计自动化 实验(Stopwatch Northeastern University at Qinhuangdao electronic design automation experiment)
    2012-06-27 02:25:14下载
    积分:1
  • FPGA2-DSP2-EDMA
    例程是基于quartus的,FPGA通过EMIF给DSP发送数据,里面包含了一个简单的状态机和一个基于IP核的fifo,适合初学者(Routine is the FPGA to send data to the DSP via EMIF, which contains a simple state machine and an IP-based core fifo, suitable for beginners)
    2020-12-04 16:09:24下载
    积分:1
  • 32_lvds_test
    说明:  Xilinx 公司Spartan-6系列FPGA实现LVDS,带Modelsim仿真文件,已综合。(Xilinx Spartan-6 Series FPGA implements LVDS with Modelsim simulation file, which has been synthesized.)
    2020-11-30 20:59:27下载
    积分:1
  • Desktop4
    combinational circuits code in vhdl
    2018-08-13 17:33:14下载
    积分:1
  • 8051的Verilog
    8051的Verilog-Verilog OF 8051
    2022-06-15 04:13:18下载
    积分:1
  • 696524资源总数
  • 103938会员总数
  • 55今日下载