网站首页

EP1C6_EP1C12核心板原理图，方便自己动手做板学习FPGA

于 2022-07-11 发布文件大小:49.90 kB

 0  109

下载积分: 2 下载次数: 1

我要下载

代码说明：

EP1C6_EP1C12核心板原理图，方便自己动手做板学习FPGA-EP1C6_EP1C12 core board schematics, do-it-yourself to do to facilitate learning FPGA board

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

demo
NiosII的C代码,包括网卡,lcd,usb,串口,按键.(NiosII C code, including network cards, lcd, usb, serial, key.)

2013-07-19 11:17:29下载

积分：1
并串转换
利用VHDL语言实现并串转换过程。利用VHDL语言实现并串转换过程。利用VHDL语言实现并串转换过程。利用VHDL语言实现并串转换过程。利用VHDL语言实现并串转换过程。

2023-06-03 10:20:03下载

积分：1
vdhl
4*4键盘设计，能运行，是我自己编译的，是初学者的工具(4* 4 keyboard design, can run my own compilation, is a tool for beginners)

2009-11-07 01:14:35下载

积分：1
Риторика_Зачетная работа
说明： access must be conf urr arr

2019-05-29 20:23:53下载

积分：1
这是用Verilog HDL写的可调占空比分频控制器，可以挂在Avalon总线上使用...
这是用Verilog HDL写的可调占空比分频控制器，可以挂在Avalon总线上使用-This is written in Verilog HDL with adjustable duty cycle frequency controller, can be hung on the Avalon bus use

2022-09-09 08:45:02下载

积分：1
CORDIC算法的vhdl实现，包含一个说明文件
cordic算法的vhdl实现，内附有文档说明-cordic algorithm vhdl realized, a document containing a note

2022-01-26 06:23:45下载

积分：1
16 point radix 2
使用 c languageit 的 16 点基 2 fft 代码将 16 点时间域序列转换为频率域

2022-10-05 23:25:03下载

积分：1
DDS_signal_genarator
这是一个利用verilog语言编写的信号发生器的例子，值得参考(this is a code about signal generator by VIERILOG LANGUAGE!)

2013-12-23 10:12:52下载

积分：1
led1
点亮led流水灯，通过调用锁相环，可以更改对应的时钟。(Lighting the LED pipelining lamp, the corresponding clock can be changed by calling the phase-locked loop.)

2020-06-16 07:00:01下载

积分：1
fadd16
实验用16位全加器的VHDL代码，适合初学者学习，数电学习的好工具。 (Experiment with 16-bit full adder VHDL code for beginners to learn, a good tool to learn a few power.)

2010-05-11 20:37:34下载

积分：1

696516资源总数
106783会员总数
25今日下载

EP1C6_EP1C12核心板原理图，方便自己动手做板学习FPGA

0 个回复

热门标签

热门下载