网站首页

IIC EDID码配置

于 2022-02-01 发布文件大小:6.37 kB

 0  89

下载积分: 2 下载次数: 1

我要下载

代码说明：

该代码完成了利用IIC总线接口，对HDMI芯片的EDID码进行配置的功能，已经验证在XILINX ML605开发板可用。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

2022-01-25 14:18:53下载

积分：1
基于Basys3的贪吃蛇小游戏
说明：基于Basy3的贪吃蛇小游戏，实现了相关功能。(Snake Eating Game Based on Basy3)

2021-03-10 20:39:26下载

积分：1
源实现YUV到RGB的转换
THE SOURCE REALIZE THE TRANSFORMATION FROM YUV TO RGB

2022-06-16 04:19:46下载

积分：1
vcp201_code是FPGA的源代码。
VCP201_CODE is a FPGA source code.

2023-06-03 07:10:03下载

积分：1
wdt
Watch Dog Counter reset the output when the given timing meets.

2009-08-13 19:05:09下载

积分：1
verilogppt
北航夏宇闻的Verilog的PPT讲稿，挺经典的，适合初学者学习(Northern Xia Yu Wen' s Verilog the PPT script, very classic, suitable for beginners to learn)

2011-06-16 11:32:45下载

积分：1
A signal can be stretched any one CLk the VHDL source code examples. See documen...
一个可以把信号拉长任意个CLk的VHDL源码例子。详见说明文档-A signal can be stretched any one CLk the VHDL source code examples. See documentation

2022-03-24 02:54:32下载

积分：1
timescale-1ns
说明：这是一款由晶振产生的脉冲控制的数字钟，可以从00:00:00到23:59:59之间进行计时。(this is a clolk controlled by continuious pulse.it can timing from 00:00:00 to 23:59:59.)

2011-04-13 19:21:39下载

积分：1
counter
基于fpga的计数器模块分频可移植完美实现(Perfect realization of frequency division and portability of counter module based on FPGA)

2020-06-20 21:00:01下载

积分：1
使用 fpga 斯巴达在 xilinx 的 SD 卡
它工作斯巴达。使用 xilinx ise 在斯巴达 6e 效果很好

2023-08-23 20:20:04下载

积分：1

696518资源总数
105547会员总数
4今日下载

IIC EDID码配置

0 个回复

热门标签

热门下载