登录
首页 » Verilog » 时钟同步的Verilog代码,signal_sync和crossdomain_signal

时钟同步的Verilog代码,signal_sync和crossdomain_signal

于 2022-02-02 发布 文件大小:1.15 kB
0 132
下载积分: 2 下载次数: 1

代码说明:

跨时钟同步功能的Verilog代码,有两个文件,signal_sync和crossdomain_signal module signal_sync ( clk_i, rst_i, signal_i, signal_o, valid_o, edge_o, posedge_o, negedge_o ); module crossdomain_signal (     input         reset,     input         clk_b,     input         sig_domain_a,     output        sig_domain_b );

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 一个实用的verilog除法器
    这是一个可综合的除法器,内部包含除法模块,比较模块,除法模块。
    2022-05-16 15:39:39下载
    积分:1
  • lecg_局部增强的时钟门控
    这是一个关于的RTL时钟门控技术LECG此源代码是在门控时钟的应用LECG技术
    2022-03-02 23:58:15下载
    积分:1
  • C-V2X-master
    LTE is an abbreviation for Long Term Evolution.
    2019-06-29 01:08:09下载
    积分:1
  • EP2C70F896C6N-pins
    将VHDL程序下载到DE2开发板,引脚分配时需要知道的芯片每个引脚功能(VHDL program will be downloaded to the DE2 development board, you need to know when the pin assignments for each pin of the chip functions)
    2020-12-09 11:09:21下载
    积分:1
  • VerilogDHL
    VerilogHDL教程,很详细全面的Verilog教程,循序渐进,由浅入深,十分好的学习资料(VerilogHDL tutorial, very detailed and comprehensive Verilog tutorial, step by step, progressive approach, a very good learning materials)
    2011-07-13 14:19:53下载
    积分:1
  • FPGA_PSK
    可以实现2PSK的信号调制,已经过Modelsim波形仿真(It can realize 2PSK signal modulation and has been simulated by Modelsim waveform.)
    2019-05-09 16:29:17下载
    积分:1
  • rs(7,3)verilog编码
    实现方法大同小异,这个亲测仿真无误,内含有全部quartursII文件
    2022-02-15 21:08:59下载
    积分:1
  • 具备GMII接口和ARP协议功能的千兆以太网控制器
    具备GMII接口和ARP协议功能的千兆以太网控制器,经过Xilinx SPATAN-III FPGA验证
    2023-05-22 19:50:03下载
    积分:1
  • Exercise4
    AES TSAPI Retrieve Event in Non-blocking Mode
    2019-05-07 20:04:58下载
    积分:1
  • DDS FPGA开发下的verilog源代码
    DDS_AD9854_for FPGA ,FPGA开发下的verilog源代码,信号发生器(DDS_AD9854_for FPGA, verilog source code, signal generator.)
    2013-01-14 00:13:36下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载