登录
首页 » Verilog » 轮循机制

轮循机制

于 2022-02-03 发布 文件大小:481.24 kB
0 101
下载积分: 2 下载次数: 1

代码说明:

" 时间刻度 1ns/1ns //Round 罗宾没有抢占 模块 roundrb2 (reset_n,赤  角,必需,授予) ; 输入的 reset_n,赤  角 ; 输入 [4:0] 必需 ; 输出 [4:0] 补助金 ; reg [4:0] 格兰特 = 4"b0000 ; reg [7:0] 的状态 ;

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CY7C68013A_board_test
    该资料基于FPGA实现USB2.0的高速传输,即CY7C68013A芯片的数据传输,包括FPGA与上位机之间数据的相互传输,CY7C68013A的传输速率最高可达480M/S。(The FPGA-based high-speed data transmission USB2.0, that CY7C68013A chip data transmission, including the mutual transmission of data between the FPGA and the host machine CY7C68013A transfer rate up to 480M/S.)
    2020-08-24 21:48:15下载
    积分:1
  • SATA数据传输控制程序
    SATA接口控制程序,在FPGA中实现,包含了底层协议,可以简便的实现了SATA接口固态硬盘(SSD)的读写。
    2022-01-25 21:55:30下载
    积分:1
  • 基于fpga的DDS程序 AD9767
    基于fpga的DDS程序 可输出正弦波 方波 三角波 锯齿波(DDS program based on FPGA can output sinusoidal square wave triangular wave sawtooth wave)
    2020-06-20 21:00:01下载
    积分:1
  • i2c_master_bfm仿真模型
    i2c_master_bfm,可以直接使用实现i2c master的仿真功能
    2023-08-23 13:05:03下载
    积分:1
  • beipin_test
    实现任意倍数的倍频,帮助大家解决VHDL倍频问题,(The realization of arbitrary multiples of the octave, octave VHDL help people solve problems,)
    2021-03-24 17:19:14下载
    积分:1
  • FPGA 全数字化实现信号发生器
    FPGA 全数字化实现信号发生器,产生正弦、三角、方波;幅值频率可调
    2022-04-06 14:39:16下载
    积分:1
  • verilog 多周期CPU设计
    计算机组成与设计课程设计 用verilog与FPGA设计多周期CPU 通过modelsim仿真与ISE综合
    2022-02-28 19:50:26下载
    积分:1
  • FpgaFskMod
    基于verilog的2FSK调制程序,simulink仿真通过(2FSK modulation program based on Verilog, Simulink simulation passed)
    2021-05-12 17:30:03下载
    积分:1
  • FPGA实现Jpeg压缩,和视频采集程序
    说明:  FPGA实现Jpeg压缩,和视频采集程序(Zynq - Main - register access Mio)
    2020-03-13 23:25:40下载
    积分:1
  • dianti
    6层电梯设计,采用vhdl编写,能够实验电梯功能(6-story elevator design, using vhdl prepared, able to lift function experiments)
    2014-04-06 11:41:34下载
    积分:1
  • 696518资源总数
  • 105908会员总数
  • 30今日下载