登录
首页 » Verilog » 轮循机制

轮循机制

于 2022-02-03 发布 文件大小:481.24 kB
0 111
下载积分: 2 下载次数: 1

代码说明:

" 时间刻度 1ns/1ns //Round 罗宾没有抢占 模块 roundrb2 (reset_n,赤  角,必需,授予) ; 输入的 reset_n,赤  角 ; 输入 [4:0] 必需 ; 输出 [4:0] 补助金 ; reg [4:0] 格兰特 = 4"b0000 ; reg [7:0] 的状态 ;

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • UART 完整
    复制去Google翻译翻译结果
    2022-03-12 20:17:34下载
    积分:1
  • ethernet-verilog
    非常详细的千兆以太网MAC verilog代码,可以供硬件设计时有关网络的开发参考(Very detailed Gigabit Ethernet MAC verilog code, can be used for hardware design of the network to develop a reference)
    2020-09-19 11:27:57下载
    积分:1
  • SPI接口设计
    SPI接口主模式电路设计: (1)主频100M,输出时钟频率可调:主时钟2/4/8/32/64分频; (2)具有主动收发功能; (3)发送、接收数据均16bit为单位; (4)使用 SMIC 工艺库 smic18mm_1P6M 完成设计; (5)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、物理验证等。
    2023-01-31 22:20:03下载
    积分:1
  • multiply
    由verilog编写的乘法器,通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。(Prepared by the Verilog multiplier, through the realization of the two documents call. As the sub-modules to simplify the procedure call makes a lot.)
    2008-12-30 20:51:33下载
    积分:1
  • LED
    一个走马灯的程序,可以按照要求一个一个往后面按顺序点亮(A program for the lantern can be lit one by one according to the requirements.)
    2019-06-28 15:18:09下载
    积分:1
  • lmf
    在ISE下,FPGA产生线性调频信号,并且产生信号的参数可调(In ISE, the FPGA generates a linear frequency modulation signal, and the parameters of the signal are adjustable.)
    2018-03-29 15:31:15下载
    积分:1
  • 一种新型基于双口ram的异步fifo
    应用背景传统的异步FIFO,把读写地址信号同步后再进行同步比较以产生空满标志,工作频率低、面积大;由于读写地址的每一位都需要两级同步电路,大量使用寄存器必然要占用很大的面积。这种方法不适合设计大容量的FIFO。关键技术当读、写指针相等也就是指向同一个内存位置时,FIFO可能处于满或空两种状态,必须区分FIFO是处于空状态还是满状态。本代码的做法是把读、写地址寄存器扩展一位,最高位设为状态位,其余低位作为地址位。当读写指针的地址位和状态位全部吻合时,FIFO处于空状态;当读写指针的地址位相同而状态位相反时, FIFO处于满状态。由于读写指针是读写地址转换成格雷码的形式,状态为为高两位。并且经过了modelsim验证,附带源码和测试代码。
    2023-07-03 17:50:03下载
    积分:1
  • FPGA产生纳秒脉冲
    FPGA产生纳秒脉冲,可用于驱动激光雷达
    2023-04-15 01:15:04下载
    积分:1
  • VHDL-the-count
    利用VHDL 硬件描述语言设计一个0~9999 的加法计数器。根据一定频率的触发 时钟,计数器进行加计数,并利用数码管进行显示,当计数到9999 时,从0 开始重新计数(Use of VHDL hardware description language design a 0 ~ 9999 addition counter. According to a certain frequency of the trigger The clock, counter add count, and use digital pipes to show that when the count to 9999, starting from 0 to count )
    2012-01-13 14:01:38下载
    积分:1
  • 13.2_MotionDetec
    基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,基于视频的运动检测(System Generator based image processing engineering, multimedia processing on FPGA source code, based on video motion detection)
    2020-10-23 20:57:22下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载