登录
首页 » Verilog » 物理编码子层

物理编码子层

于 2022-02-04 发布 文件大小:9.86 kB
0 196
下载积分: 2 下载次数: 3

代码说明:

PCS和PMA都包含在OSI参考模型的物理层内。PCS和千兆媒体独立接口(GMII)彼此经由8位并行数据线和多个控制线进行通信。PCS负责编码传下来的GMII到10位码组每个字节。PCS还负责解码向上传递从PMA成八位位组中使用由上层10位码组。PCS还控制自动协商过程中,允许两个独立的千兆设备,建立其中一个链接他们都能够使用。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • flash
    本程序是fpga控制flash的读写程序,包括了程序和仿真时的测试文件(fpga flash)
    2013-07-21 14:47:36下载
    积分:1
  • z_max_spwm
    Z源逆变器简单升压模拟仿真。调制方式为SPWM,通过设置三角波幅值和比较电压,即可调节输出电压。(Z-source inverter simple step-up simulation. Modulation mode SPWM, by setting the the triangle amplitude and the comparison voltage to regulate the output voltage.)
    2020-11-02 19:09:53下载
    积分:1
  • ahb_sram
    amba总线的ahb到sram的接口,Verilog代码,还算详细,算是不错的资料。(The AHB to SRAM interface of the AMBA bus)
    2020-06-30 13:40:02下载
    积分:1
  • DPLL
    基于VHDL语言的DPLL电路的设计,给出了设计方案和部分源代码 (DPLL)
    2010-05-11 19:34:11下载
    积分:1
  • EEPROM_RD_WR
    本程序包含:EEPROM的功能模型(eeprom.v)、读/写EEPROM的verilog HDL 行为模块(eeprom_wr.v)、信号产生模块(signal.v)和顶层模块(top.v) ,这样可以有一个完整的EEPROM的控制模块和测试文件,本文件通过测试。(This procedure includes: EEPROM of the functional model (eeprom.v), read/write EEPROM acts of verilog HDL modules (eeprom_wr.v), signal generator module (signal.v) and top-level module (top.v), this can have a EEPROM complete control module and test document, this document is to pass the test.)
    2008-12-23 15:04:20下载
    积分:1
  • calculator_final
    清华大学电子课程设计:Verilog,QuartusII可正确运行,可下载到FPGA上,音乐计算器,完成两个三位数的运算,有注释,很强大!!(Verilog, QuartusII run correctly, can be downloaded to the FPGA, music, calculator, completed two three-digit operations, there are notes, very powerful! !)
    2020-08-16 23:38:25下载
    积分:1
  • 4点基2按时间抽取的FFT处理器设计
    基于Verilog HDL的4点流水线式FFT处理器设计。采用按时间抽取的基2编写。
    2022-12-06 02:15:04下载
    积分:1
  • 写一个Verilog描述签署4位加法器/减法器。
    应用背景写一个Verilog描述签署4位加法器/减法器。该模块fi定义是:模块add4(cout,总和,A,B,CIN,复位,时钟,添加)输入[3:0] A,B;输入CIN,复位,时钟,加;1 / 0 / /添加=表示加法/减法输出[3:0]总和;输出cout;。..模块然后,请将测试设备的fi贴我提供证明的正确性你的设计。什么样的手:1)注释你的设计源代码。2)使用提供的测试fi设备的仿真结果。3)报告你如何设计硬/软的警察关键技术什么样的手:1)注释你的设计源代码。2)使用提供的测试fi设备的仿真结果。3)报告你如何设计硬/软拷贝什么样的手:1)注释你的设计源代码。2)使用提供的测试fi设备的仿真结果。3)报告你如何设计硬/软拷贝什么样的手:1)注释你的设计源代码。2)使用提供的测试fi设备的仿真结果。3)报告你如何设计硬/软拷贝
    2022-11-12 15:05:04下载
    积分:1
  • I2C_master_code
    主要介绍,I2C总线主设备发送数据给从设备,代码实现是用Verilog语言实现的,对硬件设计者有很大好处(Introduces, I2C bus master to send data to the slave device, code is implemented in Verilog language, the hardware designer of great benefit)
    2011-07-12 14:31:11下载
    积分:1
  • 单周期CPU
    单周期CPU,Verilog源码,                                              解压即可运行。
    2022-07-27 13:32:23下载
    积分:1
  • 696518资源总数
  • 106227会员总数
  • 11今日下载