登录
首页 » Verilog » DA模块(TLC5620)、AD模块(TLV1544)

DA模块(TLC5620)、AD模块(TLV1544)

于 2022-02-05 发布 文件大小:8.55 MB
0 111
下载积分: 2 下载次数: 1

代码说明:

//顶层模块 //本次正弦波频率大约在750-800Hz,没有精确计算,和DA的加载时间有关 module DA_AD ( clk, rst_n, DAC_SCLK, DAC_DATA, DAC_LDAC, DAC_LOAD, ADC_SDO, ADC_SDI, ADC_SCLK, ADC_EOC, ADC_CS, ADC_FS, led1 ); input clk; input rst_n; output DAC_SCLK; output DAC_DATA; output DAC_LDAC; output DAC_LOAD; //AD相关 input ADC_SDO; //ADC转换完成输出的数据 input ADC_EOC; //ADC的转换完成输出信号 output ADC_SDI; //ADC的输入数据 output ADC_SCLK; //ADC时钟信号 output ADC_CS; //ADC片选,低有效 output ADC_FS; //DSP模式帧起始信号 output led1; wire DATA_EN; wire [7:0] Cordic2driver; wire start; TLC5620_driver ins_TLC5620_driver ( .clk(clk), .rst_n(rst_n), .DATA_IN(Cordic2driver), .DATA_EN(DATA_EN), .

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 用Verilog语音在fpga上实现音乐计算器功能
    首先根据连续运算的过程,用状态机做出键盘输入模块,然后根据原码补码的特点做出加、减、与、或、比较运算的8位ALU,之后做出将16位二进制数显示出来的显示模块,再根据连续运算流程并考虑与键盘输入的配合,做出了音乐计算器最核心的控制模块,完成输入数字的存储、运算、显示功能,最后加入音乐模块,实现全部功能。
    2023-02-19 00:05:03下载
    积分:1
  • LMS
    verilog实现的LMS的算法,另外有tb文件可以测试已测试代码正确……(verilog implementation of LMS algorithm, another tb files can test the code has been tested properly ......)
    2021-03-12 15:29:25下载
    积分:1
  • QPSK fpga程序
    正交相移键控(Quadrature Phase Shift Keying,QPSK)是一种数字调制方式。它分为绝对相移和相对相移两种。由于绝对相移方式存在相位模糊问题,所以在实际中主要采用相对移相方式DQPSK。目前已经广泛应用于无线通信中,成为现代通信中一种十分重要的调制解调方式。
    2022-04-08 17:00:15下载
    积分:1
  • FPGA控制AD7705进行AD采样verilog代码
    FPGA控制AD7705进行AD采样verilog代码,测试了可以直接用
    2022-11-14 18:50:03下载
    积分:1
  • 设计采用Verilog自动贩卖机实施
    术语自动贩卖是指要约出售可能我或大或小的项目。自动贩卖机的这种设计涉及设计和实现是基于数量和价格列出不同项目。所列出的项目1)咖啡2)茶3)饮品(凉)该系统的设计是基于有限状态机,即有限状态机,它可以通过使用状态图及其相应的过渡状态来容易地编程上。自动售货机的动画可以使用的HDL设计系列软件来实现。
    2022-03-04 12:13:10下载
    积分:1
  • md5
    MD5 算法在Xilinx FPGA上的实现,希望对大家有用。(MD5 algorithm in Xilinx FPGA Implementation, in the hope that useful to everyone.)
    2021-04-19 15:18:51下载
    积分:1
  • uart(可综合)
    说明:  【实例简介】用Verilog实现uart串口协议,波特率可选9600、19200、38400、115200。8位数据为,1位校验位,1位停止位。 【实例截图】 【核心代码】核心代码包括TX,RX,Baud,FIFO([example introduction] UART serial port protocol is implemented with Verilog, and the baud rate can be 9600, 19200, 38400, 115200. 8-bit data, 1 bit check bit, 1 stop bit. [example screenshot] [core code] the core code includes TX, Rx, baud and FIFO)
    2020-12-08 16:00:16下载
    积分:1
  • HDMI
    说明:  包括HDMI和DVI的源文件,以及相应打仿真文件(Including HDMI and DVI source files, as well as the corresponding simulation files)
    2020-08-26 20:58:26下载
    积分:1
  • dazhuankuai
    基于FPGA设计的经典打砖块小游戏。游戏简单易玩。(FPGA design based on the classic Arkanoid game. Game easy to play.)
    2013-11-26 09:40:37下载
    积分:1
  • matlab
    真是基于matlab的QPSK,格雷码,瑞利衰减信道,加性高斯白噪声仿真(Really based on matlab QPSK, Gray code, Rayleigh fading channel additive white Gaussian noise simulation)
    2021-03-16 22:39:21下载
    积分:1
  • 696518资源总数
  • 105908会员总数
  • 30今日下载