-
coreahblite代码
amba ahblite总线时序转并口时序，可访问sram/flash/mram，适用于smartfusion2系统，arm内核对外进行数据访问。
- 2023-08-27 04:00:03下载
- 积分：1
-
八线-三线优先编码器
基本的操作代码,a0-a7是八个信号输入端，a7的优先级最高，a0的优先级最低，当a7输入低电平0时，其他输入无效，编码输出y2y1y0=111；如果a7无效，而a6有效，则y2y1y0=110；
- 2023-05-02 18:40:03下载
- 积分：1
-
18_vga_test
说明： 基于Xilinx Spartan6系列的fpga的VGA实现(Based on Xilinx Spartan6 series fpga VGA implementation)
- 2019-04-01 13:47:46下载
- 积分：1
-
SystemOfTaxiFeeBasedOnVerilogHDL
摘 要：以上海地区的出租车计费器为例，利用Verilog HDL语言设计了出租车计费器，使其具有时间
显示、计费以及模拟出租车启动、停止、复位等功能，并设置了动态扫描电路显示车费和对应时间，显示
了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。源程序经MAX+PLUS Ⅱ软件调试、优
化，下载到EPF1OK10TC144—3芯片中，可应用于实际的出租车收费系统。
关键词：Verilog HDL；电子自动化设计；硬件描述语言；MAX+PLUSⅡ(Abstract: Shanghai taxi meter as an example, the use of Verilog HDL language designed taxi meter so that it will have the time display, billing, as well as analog taxis to start, stop, reset and other functions, and set up a dynamic scanning circuit shows that the fare and the corresponding time, shows the hardware description language Verilog-HDL design of the superiority of digital logic circuits. Source by MAX+ PLUS Ⅱ software debugging, optimization, downloaded to EPF1OK10TC144-3 chip, can be applied to the actual taxi fare collection system. Keywords: Verilog HDL electronic design automation hardware description language MAX+ PLUS Ⅱ)
- 2007-09-11 10:52:52下载
- 积分：1
-
计数器的 vhdl 代码
我们使用此代码开发 plc 在 fpga 硬件计数器的程序
- 2023-02-08 13:05:03下载
- 积分：1
-
vga_strip_caitiao
vga 测试代码，可以显示任意彩条，棋盘，花纹(VGA test code, can display any color bar, chess board, decorative pattern
)
- 2014-08-29 12:54:07下载
- 积分：1
-
VendingMachine
VHDL Vendingmachine source
- 2013-11-02 06:19:46下载
- 积分：1
-
DPLL
基于VHDL语言的DPLL电路的设计，给出了设计方案和部分源代码
(DPLL)
- 2010-05-11 19:34:11下载
- 积分：1
-
xapp1014-xilinx-sdi
用fpga实现SDI，每一步都很清楚 搞视频的可以参考(Fpga realization of SDI, each step are clearly engaged in the video can refer to)
- 2020-11-10 19:19:46下载
- 积分：1
-
这是一个很好的USB程序。
这是一个很好的USB程序。-This is a very good USB procedures.
- 2022-01-26 00:08:09下载
- 积分：1
