-
本源码详细介绍了UART的经典实例,敬请下载,谢谢适用
本源码详细介绍了UART的经典实例,敬请下载,谢谢适用-The source described in detail a classic example of UART, please download, Thank you apply
- 2022-03-22 20:09:19下载
- 积分:1
-
实现FPGA硬件开发使用的加法器
说明: 用于实现FPGA硬件开发使用的加法器,需要注意的是用Verilog语言实现的(The adder used to realize FPGA hardware development needs to be realized in Verilog language)
- 2020-06-22 03:20:01下载
- 积分:1
-
Time_setting
时间设置 可以作为设计中的一个小模块进行使用 方便快捷(time setting)
- 2012-03-30 10:12:28下载
- 积分:1
-
modelsim的使用如何操作使用和安装如何安装
ModelSim的使用如何操作和使用以及安装如何安装
- 2023-08-09 04:45:02下载
- 积分:1
-
EX11_RS232
F2812串口通信,用于串口通信时使用,可以在线调整(F2812 serial communication, is used for serial communication can be adjusted online)
- 2013-05-23 14:58:33下载
- 积分:1
-
电子时钟
基于DE2-115的数字时钟
1.液晶显示,数码管显示
2.整点报时
3.闹钟
4.设置时间
5.设置闹钟(Digital clock based on DE2-115
1. LCD display, digital tube display
2. whole point
3. alarm clock
4. setting time
5. set the alarm clock)
- 2021-03-06 23:39:29下载
- 积分:1
-
Farrow-filter-design
两篇中文论文,详细叙述了Farrow滤波器的设计方式和理论基础,非常实用!(Two Chinese papers, described in detail Farrow filter design methods and theoretical foundation, very useful!)
- 2013-11-15 17:15:20下载
- 积分:1
-
通信协议AHB_LITE
AHB_Lite 通信协议的FPGA Verilog 设计(AHB_Lite communication protocol Verilog design in FPGA)
- 2020-12-15 10:09:14下载
- 积分:1
-
priorityencodtest
parity encoder test bench
- 2015-02-08 00:32:00下载
- 积分:1
-
fir_verilog_matlab
本设计是基于FPGA的一个FIR低通滤波器设计,要求使用Verilog语言编写滤波器模块,通过编译和综合,并通过Matlab和modelsim联合仿真验证设计结果。(This design is a FIR low-pass filter design based on FPGA, use Verilog to program filter module, and joint simulation by Matlab and modelsim to validate the design results.)
- 2014-03-21 09:58:41下载
- 积分:1