登录
首页 » VHDL » I write the digital phase

I write the digital phase

于 2023-04-23 发布 文件大小:1,015.00 B
0 132
下载积分: 2 下载次数: 1

代码说明:

本人写的数字锁相环,有模拟数据,学习锁相环很好的材料。参考书“数字锁相环路原理与应用”编写。-I write the digital phase-locked loop, have simulated data, a good phase-locked loop learning materials. Reference book

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Traffic Light controller
    此代码帮助您在spartan系列fpga上设计交通灯控制器,并使用FSM模型进行设计,使设计更简单,也更易于理解;
    2023-04-26 14:35:04下载
    积分:1
  • 数字钟
    数字钟(Digital clock)
    2018-02-27 21:34:28下载
    积分:1
  • QSPI_FLASH_MODEL
    说明:  QSPI_FLASH_MODEL 可以设计时前端仿真使用(QSPI?_Flash_Model can be used in front-end simulation at design time)
    2019-12-25 15:12:50下载
    积分:1
  • Using VHDL language description of the memory read and write, user
    用vhdl语言描写的存储器的读写,通俗易懂,简单实用。-Using VHDL language description of the memory read and write, user-friendly, simple and practical.
    2022-05-27 15:20:00下载
    积分:1
  • 8b10bEncoderDecoder-SourceCode (1)
    说明:  lattice的官方8b10b代码, 1012年版本,diamond3.5编译。(lattice 8b10b encoder decoder code)
    2020-08-31 14:58:10下载
    积分:1
  • FPGAPVC_3
    基于SDRAM的PCI采集,上位机为VC编写,桥芯片为PLX9054,项目已经做完,上传5个例程,已经验证通过(SDRAM, PCI-based acquisition, PC for VC preparation, bridge chip for PLX9054, the project has been done, upload 5 routines, has been verified by)
    2015-01-07 22:53:10下载
    积分:1
  • xapp265
    High-Speed Data Serialization and Deserialization(840 Mb/s LVDS) for xilinx fpga
    2010-03-16 16:25:41下载
    积分:1
  • 数字时钟的VHDL语言描述,具有高精度,控制性能良好
    数字时钟的VHDL语言描述,具有高精度,控制性能良好-Digital Clock description of the VHDL language, with high precision and good control performance
    2022-03-23 07:25:11下载
    积分:1
  • 十六进制7Segment时钟
    十六进制计数器递增 ALTERA FPGA 板 7 段显示器上的每一秒。
    2022-07-13 21:46:37下载
    积分:1
  • ldpc_decoder_802_3an
    LDPC的编码模块和解码模块,实现802-3an协议的编码(The module of LDPC to implement the coding of the 802-3an protocol)
    2018-07-23 15:01:20下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载