登录
首页 » Verilog » LDPC最小和译码算法verilog代码

LDPC最小和译码算法verilog代码

于 2022-02-05 发布 文件大小:48.17 kB
0 156
下载积分: 2 下载次数: 2

代码说明:

此部分verilog代码为ldpc的最小和译码算法verilog源代码。verilog源代码适用于Xilinx和altera开发环境。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • doorlock
    基于FPGA设计的电子密码锁是一个小型的数字系统,与普通机械锁相比,具有许多独特的优点:保密性好,防盗性强,可以不用钥匙,记住密码即可开锁等。(FPGA-based design of the electronic code lock is a small digital system. It has many unique advantages:good privacy and security , it do not need the key but remember password to unlock, and so on while it compare to ordinary mechanical locks.)
    2013-12-25 21:24:41下载
    积分:1
  • I2C 异步子设备
    这代码是 I2C 子设备。给定的 I2C 设备是异步的可以用来通电,数字逻辑的其余部分。也可以用作 SMBus 设备。
    2023-08-18 13:55:03下载
    积分:1
  • SineGen
    Basic VHDL code to create a sine wave generator for an FPGA board.
    2014-01-24 01:04:15下载
    积分:1
  • LCD12864
    LCD12864的显示程序,使用的是verilog语言编写的显示程序,为PDF文档(LCD12864 display program, using Verilog language display program, as a PDF document)
    2013-05-11 09:53:44下载
    积分:1
  • verilog uart 115200
    使用verilog编写的串口uart发送模块,发送速率为115200,输入时钟为50m,多年验证无任何错误
    2022-02-09 17:35:29下载
    积分:1
  • sobel
    基于FPGA的Spartan-6系列的SOBEL算法实现(Implementation of SOBEL Algorithm Based on FPGA)
    2018-05-09 15:25:33下载
    积分:1
  • 数字信号处理的FPGA实现代码
    这是Uwe Meyer-Baese先生的代码,我有全部的代码,如果有人需要的话,可以联系我。haozix521@gmail.com
    2022-06-13 21:21:15下载
    积分:1
  • ASK编码(Verilog通过,内含Testbentch)
    `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// //creat for the zedboard .  //The AD used ADV7511. ////////////////////////////////////////////////////////////////////////////////// module ad( datain , clk , rst , dataout );     input [11:0] datain;     input clk;     input rst;        output [11:0] dataout;
    2022-01-25 20:47:44下载
    积分:1
  • Tmu_ni_dian_yh
    这个课程设计的题目是模拟电压采集电路路与程序设计,报告书的内容都比较详细. (The topics of this course design is an analog voltage acquisition circuit Road and program design, the contents of the report are more detailed.)
    2012-07-19 09:23:07下载
    积分:1
  • pll
    说明:  fpga配置锁相环完整程序,使用quartus IP核,Verilog语言。(FPGA configuration PLL complete program, Verilog language.)
    2020-06-20 17:00:01下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载