-
verilog cpu代码
2、处理器的指令系统采用了MIPS CPU的常用指令，处理器结构参考MIPS的体系结构进行设计。总线宽度为32位。
3、完成的MIPS指令集：
R型：SLLV，SRAV，ADDU，SUBU，AND，OR，XOR，NOR，SLT，JR
J型：J
I型：BLTZ，BGTZ，BEQ，LW，SW，ADDIU，SLTI，ANDI，ORI，XORI。
- 2022-05-07 08:08:58下载
- 积分：1
-
Masseffect-3---Jane-Shepard
超級好用
25M~100HZ的除頻器
寫了好久 超級實用
歡迎下載(Super easy to 25M ~ 100HZ of divider wrote a long time super practical welcome to download)
- 2013-09-13 13:33:13下载
- 积分：1
-
viterbi
viterbi decode by verilog
- 2019-06-18 00:55:40下载
- 积分：1
-
DE2-chinese-user-manual
友晶 altera DE2开发板中文用户手册，对DE2开发板的完整介绍。(DE2 development board Chinese user manual, a complete description of the DE2 board.)
- 2012-04-12 10:28:30下载
- 积分：1
-
100_Power_Tips_for_FPGA_Designersi
fpga高手设计实战真经100则,最新的FPGA英文书籍，值得参考学习(100 Power Tips for FPGA Designers，The new FPGA English books, worth learning)
- 2013-12-06 19:40:43下载
- 积分：1
-
基于IIC的EEPROM模型代码
说明： 基于IIC协议的EEPROM模型，可实现串行数据转并行数据，并行数据转串行数据，分为EEPROM模块，EEPROM_WR模块，signal模块，Top模块(The EEPROM model based on IIC protocol can convert serial data to parallel data and parallel data to serial data. It is divided into EEPROM module and EEPROM module_ WR module, signal module, top module)
- 2020-10-02 00:30:24下载
- 积分：1
-
uart
串口通信通用模块，FPGA Verilog语言 ise，vivado环境(uart,FPGA Verilog, ise,vivado)
- 2020-06-22 07:20:01下载
- 积分：1
-
Verilog实现的点乘运算
实现矩阵相乘，即点积运算，为VERILOG语言。可以根据自己的需要改变维数，采用了流水线的结构-Achieve matrix multiplication, ie dot product operations, for VERILOG language. You can change the dimension according to their needs, using a pipeline structure
- 2022-11-03 03:10:03下载
- 积分：1
-
riscv-invicta-master
说明： 有关risc-v cpu的问题,里面有一些有关cpu的设计(The problem of risc-v can be solved)
- 2020-07-01 23:00:02下载
- 积分：1
-
dds
基于单片机的DDS信号发生器，具有DDS思想的单片机编程。。。(Sunplus based DDS signal generator with DDS thinking microcontrollers. . .)
- 2011-09-02 15:39:02下载
- 积分：1
