登录
首页 » Verilog » LDPC最小和译码算法verilog代码

LDPC最小和译码算法verilog代码

于 2022-02-05 发布 文件大小:48.17 kB
0 147
下载积分: 2 下载次数: 2

代码说明:

此部分verilog代码为ldpc的最小和译码算法verilog源代码。verilog源代码适用于Xilinx和altera开发环境。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • lab4
    xilinx 的edk软件的应用软件开发入门 (xilinx edk)
    2010-08-05 00:56:59下载
    积分:1
  • cordic_verilog
    cordic算法的verilog 语言实现,注释详细,资料齐全,实现了cordic算法的各个功能,可以计算正余弦(cordic algorithm verilog language, detailed notes, and complete information)
    2020-06-29 16:20:02下载
    积分:1
  • vhdl
    说明:  学习vhdl硬件描述语言的一些例子的原代码(VHDL hardware description language to learn some examples of the original code)
    2008-11-11 20:45:37下载
    积分:1
  • verilog
    VERILOG设计实例,非常详细的例子,有交通灯,频率计,数字跑表等等例子(Verilog design example, a very detailed examples have traffic lights, frequency meter, digital stopwatch, etc. Examples of)
    2008-05-28 22:12:57下载
    积分:1
  • 基于FPGA的FFT算法的设计与实现
    基于FPGA实现FFT算法,内容包含论文、程序、仿真等等(Implementation of FFT algorithm based on FPGA)
    2020-07-02 00:00:07下载
    积分:1
  • SD_W_R
    SD卡读写源代码.用Verilog编写.很不错.值得借鉴.特别对SD卡开发的人员!(SD card reader-writer source code. Prepared to use Verilog. Is pretty good. Be used for reference. In particular, the development of personnel SD card!)
    2020-12-27 22:09:03下载
    积分:1
  • 一种新型设计的可逆 2:4 译码器
    可逆的逻辑已收到
    2023-03-10 23:00:04下载
    积分:1
  • qianzhaowang
    一个简单的千兆以太网UDP协议的实现,可以实现数据的收发和ARP,实现PC端与FPGA的以太网通信(A simple implementation of Gigabit Ethernet UDP protocol can realize data sending and receiving and ARP, and realize Ethernet communication between PC and FPGA.)
    2019-01-21 17:18:13下载
    积分:1
  • 时钟分频的 verilog
    时钟司程序测试所选定的值 (32 位)。填空 Altera QuartusII Verilog。
    2022-04-08 14:58:17下载
    积分:1
  • mypro_synfifo
    基于IP核RAM的同步fifo设计,工程使用Xilinx的开发软件ISE(RAM-based synchronization fifo IP core design, engineering, software development using Xilinx ISE)
    2020-09-22 01:27:56下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载