-
基于VHDL的rsc（7,5）递归卷积编码器
rsc递归卷积编码器是turbo码的分量编码器，递归相对于普通的卷积码多了一个反馈，拥有更好地重量谱分布和更加的误码率特性，且码率越高，信噪比越低其优势越明显。利用D触发器组成的rsc生成器，逻辑思维简单，里面包含有测试波形以及测试的结果
- 2022-06-28 16:38:10下载
- 积分：1
-
comp
The red arrow showed the output became 8 when the measured temperature changed to 11°C. As shown by black arrow, the maximum output was 28. The program was run according to the proposed method.
- 2012-06-05 23:16:25下载
- 积分：1
-
sim_uart
uart 收发器 verilog 代码，实现自收发功能
sys clk = 25m, baud 9600 停止位1， 无校验位；
代码实现了串口自收发功能，及把从 PC 收到的内容都发送会 PC, 其他波特率，自行修改代码即可，在 alter 的FPGA 上调试通过；
(verilog code uart transceiver to achieve self-transceiver function sys clk = 25m, baud 9600 1 stop bit, no parity code from the transceiver features a serial port, and the contents received from the PC will send the PC, another Potter rate, self-modifying code can, in the alter of the FPGA, debugging through )
- 2010-10-10 21:49:46下载
- 积分：1
-
ep2c5 实现 定时器
verilog语言，quartus 2 仿真
ep2c5 实现 定时器
verilog语言，quartus 2 仿真-verilog language to achieve ep2c5 timer, quartus 2 Simulation
- 2022-09-22 03:15:03下载
- 积分：1
-
fadd16
实验用16位全加器的VHDL代码，适合初学者学习，数电学习的好工具。
(Experiment with 16-bit full adder VHDL code for beginners to learn, a good tool to learn a few power.)
- 2010-05-11 20:37:34下载
- 积分：1
-
9850sin_function
ad9850函数发生器 MSP430单片机驱动程序 扫频 DDS(AD9850 DDS)
- 2013-08-27 15:13:29下载
- 积分：1
-
DDR SDRAM控制器的VHDL代码
DDR SDRAM控制器的VHDL代码已经测试-DDR SDRAM controller VHDL code
- 2022-02-24 20:41:05下载
- 积分：1
-
AD_100k
ADC Reference code!Clock 100kHz
- 2020-06-24 10:40:02下载
- 积分：1
-
RS_Encoder
具有16个校验位的RS编码器，在FPGA上实现。(With 16 RS encoder, the parity bit in the FPGA.)
- 2012-08-06 11:52:37下载
- 积分：1
-
SOPC软件编程基础，用实例讲解，非常适合初学者。
SOPC软件编程基础，用实例讲解，非常适合初学者。-SOPC software programming foundation, using examples to explain, very suitable for beginners.
- 2022-09-22 10:45:04下载
- 积分：1
