网站首页

veilog code user can derict use it for the base mode.

于 2023-08-09 发布文件大小:3.45 kB

 0  160

下载积分: 2 下载次数: 1

我要下载

代码说明：

veilog 代码用户可以直接调用，作为底层模块。同时已经编译成功，可以作为基本单元库。-veilog code user can derict use it for the base mode.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Microsoft-Word--(11)
信号源模块源程序,可以实现程序模块的实现，然后发生需要的程序(Source module source code, you can achieve the realization of the program modules, and the occurrence of the required procedures)

2014-12-30 11:12:32下载

积分：1
rs_encoder
RS编码器的fpga实现，有TESTBench(RS encoder to achieve the fpga, and TESTBench)

2009-06-24 11:37:04下载

积分：1
dcfifo_design_example
ALTERA发布的内部FIFO读写示例，很有参考价值，对初学者会有一定的帮助(ALTERA' s internal FIFO read and write examples of great reference value, there will be some help for beginners)

2010-11-13 23:31:11下载

积分：1
介绍列昂2微处理器
Inroduce the LEON 2 microprocessor

2022-09-20 12:25:02下载

积分：1
基于VHDL的I2C程序0002,很不错的论文及程序，，大家快下啊
基于VHDL的I2C程序0002,很不错的论文及程序，，大家快下啊-based on the I2C procedures VHDL 0002, a very good paper and procedures, we quickly under ah

2022-03-24 23:26:37下载

积分：1
v5_emac
以太网的FPGA程序实现以太网的FPGA程序实现以太网的FPGA程序实现(enternet verilog fpga)

2013-12-15 23:08:11下载

积分：1
traffic_lights
用Verilog实现的交通信号灯控制，主干道和支路通行的时间不相等(Using Verilog implementation of traffic signal control, the trunk road and the slip is not the same passage of time)

2009-03-28 18:31:31下载

积分：1
altera的关于对数计算的IP core。
altera的关于对数计算的IP core。-altera calculated on the logarithm of the IP core.

2022-09-17 13:25:03下载

积分：1
cadence verilog reference
cadence verilog reference

2022-04-20 18:08:11下载

积分：1
clock_6
说明： ds1302时钟驱动程序，已在quartus上验证可以是直接使用(DS1302 clock driver, which has been verified on quartus, can be used directly)

2020-06-24 12:00:02下载

积分：1

696518资源总数
106164会员总数
18今日下载

veilog code user can derict use it for the base mode.

0 个回复

热门标签

热门下载