登录
首页 » VHDL » 基于路由器的实现交叉

基于路由器的实现交叉

于 2022-11-06 发布 文件大小:3.04 kB
0 183
下载积分: 2 下载次数: 1

代码说明:

路由器是Noc的重要组成部分。本文实现了一个简单的Noc路由器。该路由器的主要单元包括FIFO缓冲区、路由单元、控制单元、交叉开关和仲裁单元。在这种情况下,使用XY路由算法。这里没有使用流量控制机制。仲裁器的输出决定了纵横开关的选择线。这里5到1个mux构成一个纵横制交换机。有5个仲裁单位。存在5个路由逻辑单元。每个端口都有自己的路由单元。路由单元的输出包括本地、北、南、东和西。ie输出是5位向量。此输出的第0位表示本地端口,第1位表示北,第2位表示南等。对于本地仲裁器输入,是所有5个路由单元的第0位。对于北仲裁器输入,是所有5个路由单元的第1位。对于北仲裁器输入,是第1位

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • matlab123
    多个MATLAB设计滤波器的方法程序以及图形实现(number MATLAB filter design methods and procedures and Graphics)
    2006-12-27 23:07:56下载
    积分:1
  • velocity_Verilog
    速度表(velocity)要求:1.显示汽车Km/h数;2.车轮每转一圈,有一传感脉冲;每个脉冲代表1m的距离;3.采样周期设为10s; 4.要求显示到小数点后边两位;5.用数码管显示;6. 最高时速小于300Km/h。(约为83.3m/s) (use verilog to realize velocity)
    2020-07-13 15:08:51下载
    积分:1
  • FFT 32 BIT VHDL PROGRAM
    FFT 32位VHDL编程
    2022-02-25 15:36:41下载
    积分:1
  • 简单 VHDL 波斯语
    Vhdl 语言在 pdf 格式的波斯语。你可以学习编码用 vhdl 语言、 fpga、 盖茨、 专用集成电路、 cpu 编程,在 2 个部分。
    2022-02-01 05:01:54下载
    积分:1
  • VerilogHDL课件,老师现在正拿这个上课
    VerilogHDL课件,老师现在正拿这个上课-VerilogHDL courseware, teachers are now using this class
    2022-05-25 16:25:07下载
    积分:1
  • S04_基于ZYNQ的HLS 图像算法设计基础
    说明:  VIVADO HLS IMAGE 使用文档(vivado image processing example text of zynq)
    2020-06-17 11:40:02下载
    积分:1
  • pll_carrier_syn
    本程序是锁相环的仿真程序,具有接收端载波同步的功能。注释详尽,程序规范。发端的调制方式有单载波调制,BPSK调制,QPSK调制可供选择。程序中有星座图,锁相环的频差、相差图,以及解调后的基带波形。(This program is a phase-locked loop simulation program, the with carrier synchronization receiving end function. Notes detailed program specifications. The originator of the modulation scheme to choose a single carrier modulation, BPSK modulation, QPSK modulation. Program constellation diagram, the PLL frequency difference, a difference of FIG, and the demodulated baseband waveform.)
    2013-04-11 09:18:49下载
    积分:1
  • 先进的 AES
    过去的几天我一直在改进各部分的 AES 128 模块。我想提高最主要的是我使用查找表的 SubByte 相关步骤 (密码和密钥编排)。使用查找表意味着我要浪费大量的宝贵的块公羊,可以去其他地方更好地利用 fpga 的硬件资源。这种方法是很容易的 (使固定数组的值和生成语句,以从该数组中读取),却不实际前进以及试着挤出尽可能多的业绩从作为尽可能小的织物。我需要一种方法来生成 Rjindael S-盒值上飞。一般方程来计算的向前的 S 盒值为某个给定的字节是伽罗瓦领域内采取逆的字节,然后再应用一种仿射变换。经过一些研究,我偶然遇到本文抛锚成数字逻辑友好术语的抽象方程的神奇。从纸显示向前的 S 盒发电机的所有步骤的基本框图如下所示。本文分解为每个块 (减去仿射变换) 的等效逻辑。基于上述关系图中的孤独,显而易见的发电机方程是计算非常激烈。这使得完美意义上给出了 S 盒的整点是密码文本中引入的非线性。如果 S 盒变换是线性的由此产生的逻辑会很简单。相反,S-盒生成方法是大规模 Xor 和八、 四和两位运算之间跳转的几个 And 的纠缠。一个很好的这种方法是逆的 S 盒发电机与逆仿射变换的输入而不是标准的仿射变换对输出相同的核心乘法逆计算器。这将使反密码 S 盒发电机就越容易当最终得到它。从本文加上一点的仿射变换,研究信息很能够实现单个字节的组合电路的 VHDL 模块,转发 S 框计算。此模块没有注册,只是输入、 输出和组合逻辑电路在这两者之间。基于斯巴达 3E XC3S500E FPGA 的综合结果,如下所示: 切片数量: 42 个 4656 0%数目 4 输入下尿路症状: 74 个 9312 0%最大组合路径延迟: 23.143nsThe 基本电路是相当慢的但它做的计算复杂性也相当小。根据合成的结果,输入和输出之间的关键路径有八个级别的逻辑在里面。这不是我目前的 AES 128 设计的单周期架构良好的电路。作为一个小实验,我决定为"水滴"在我代替标准查找表模块的 AES 128 设计这个模块。我到另一个模块,它模拟现有单时钟周期、 全 16 字节 SubBytes 查找实例化十六个这种电路。我掉进的 AES 128 密码副本的该模块和合成它。切片结果: 数目: 1347 4656
    2023-03-28 07:30:03下载
    积分:1
  • det
    double edfe trigger d latch
    2014-01-07 19:55:29下载
    积分:1
  • 这是一个交通灯控制的VHDL程序,用于maxplus平台,适合于EDA设计...
    这是一个交通灯控制的VHDL程序,用于maxplus平台,适合于EDA设计-This is a traffic light control, VHDL program for maxplus platform, suitable for EDA Design
    2023-05-27 07:10:03下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载