-
Vending machine design, source code, in the hope that useful
自动售卖机的设计，有源代码，希望对大家有用-Vending machine design, source code, in the hope that useful
- 2022-01-22 14:24:49下载
- 积分：1
-
高效的同步有限状态机的设计，本代码详细的说明了如何设计高效和规范的fsm设计...
高效的同步有限状态机的设计，本代码详细的说明了如何设计高效和规范的fsm设计-Efficient Synthesizable Finite State Machine Design using NC-Verilog
- 2023-07-18 00:50:02下载
- 积分：1
-
Viterbi译码器IP核，可以直接编译使用
viterbi译码器的IP核，可以直接编译使用-viterbi decoder IP core, the compiler can directly use
- 2023-01-24 09:35:04下载
- 积分：1
-
Hamming
汉明码转换，在FPGA上用verilog实现(hamming encoder, using FPGA)
- 2011-05-22 09:46:09下载
- 积分：1
-
Verilog ADPLL文件和testbench。V
verilog ADPLL file with testbench.v
- 2022-02-25 04:56:13下载
- 积分：1
-
arbiter_ip
Arbiter code for simulation purpose
- 2013-07-13 17:45:11下载
- 积分：1
-
俄罗斯方块（Xilinx版）
说明： 用verilog语言开发俄罗斯方块小游戏(Developing Tetris game with Verilog language)
- 2020-11-27 08:47:38下载
- 积分：1
-
04_uart_test
说明： 基于FPGA，用verilog hdl语言实现串口收发实验(Based on FPGA, using Verilog HDL language to achieve serial port transceiver experiment)
- 2021-03-14 13:43:49下载
- 积分：1
-
multifreqvhdl
说明： 资料是本人根据相关文献资料用vhdl语言编写的旋转机械鉴相信号倍频的程序，multifre1.vhd是倍频程序，multifre1.vwf是仿真波形文件，stp1.stp是虚拟逻辑分析仪signaltap文件。该倍频程序可以直接使用，可以设置倍频数，修改实体参数N即可。(According to the literature data is the information I have written in with vhdl Rotating Machinery Kam believe that the procedure multiplier number, multifre1.vhd is the multiplier process, multifre1.vwf is the simulation waveform files, stp1.stp a virtual logic analyzer signaltap file. The multiplier process can be used directly, you can set the multiplier number, modify the parameter N can be solid.)
- 2010-04-26 16:05:18下载
- 积分：1
-
sch_tbf
Token Bucket Filter queue.
- 2013-05-06 11:34:24下载
- 积分：1
