-
eetop.cn_FPGA数字信号处理实现原理及方法
说明： 本书介绍基于FPGA实现数字信号处理的原理与方法，作为Xilinx公司相关课程的培训教材(The FPGA implementation of DSP principle & method.)
- 2020-06-17 23:20:01下载
- 积分：1
-
verilog VGA小球游戏
资源描述一个基于verilog的VGA显示小球游戏，可在FPGA板上运行
- 2022-06-01 16:33:47下载
- 积分：1
-
基于FPGA的信号发生器
adder32.v 32位加法器D_FFbe.v 频率控制器DFFAF2.V 相位累加器rom.mif 正弦ROMsquare.v 方波trianle.v 三角波
- 2022-09-24 06:30:02下载
- 积分：1
-
VGA256显示verilog程序
本程序是VGA256色方块显示的verilog HDL代码，包括XILINX系列virtex5 FPGA芯片的约束程序，用相应的板子连上VGA接口到显示屏上可以实现显示，显示分辨率1024×768，包括行场同步信号消隐程序、有效区域显示和256色VGA显示程序，代码安全可靠。
- 2022-05-20 16:37:03下载
- 积分：1
-
uart
说明： 可以进行连续uart串口读写999次以上不出错，已经检测成功(It can read and write serial UArt more than 999 times without error. It has been detected successfully.)
- 2020-06-15 22:50:02下载
- 积分：1
-
NiosII_mycpu
基于NiosII 的SOC FPGA验证系统，适用初学者学习Altra Quartus II软件，以及C语言 veriog，以及MCU调试流程
- 2022-03-19 06:31:20下载
- 积分：1
-
一种有限域中积累的高效实现
有限域积累是在有限域运算的最简单和最遇到的行动。蓄能器领域有限使用 T 触发器位级别和数字级串行/并行
乘法器的结构在GF （2 米） 是利用导出既作为一般多项式以及三项多项式和实施。这一有限领域
乘数是以后在 FPGA 上实现。在这减少的地区时间复杂度和关键路径执行。元素表示，他们转换基础还集中。
提出了结构数字级串行/并行乘法器 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2022-03-15 14:47:32下载
- 积分：1
-
ANALYSIS-OF-FULL-ADDER
DESCRIPTION OF FULL ADDER
- 2013-11-12 13:32:19下载
- 积分：1
-
viterbi
viterbi decode by verilog
- 2019-06-18 00:55:40下载
- 积分：1
-
Lab2
Simple ALU
Objectives
1. Explore simple ALU structure.
2. Working with components
3. Working with language templates in ModelSim
4. Making a test bench and simulation using ModelSim
- 2017-01-13 19:28:54下载
- 积分：1
