登录
首页 » VHDL » these files are written in verilog but i am uploading in text format

these files are written in verilog but i am uploading in text format

于 2022-02-06 发布 文件大小:1.25 kB
0 92
下载积分: 2 下载次数: 1

代码说明:

these files are written in verilog but i am uploading in text format

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 华勒斯树结构的8位修正展位乘数
    应用背景Booth乘法器实现快速乘法algorithm.mainly用于通信和DSP组成的3块摊位重新编码,华勒斯树和超前进位addder关键技术超大规模集成电路设计,通信和DSP的应用,芯片设计,VHDL,Verilog程序,加法器和乘法器
    2022-02-04 19:57:10下载
    积分:1
  • 这是一个简单的除法器(32bit/16bit),采用移位相减法
    这是一个简单的除法器(32bit/16bit),采用移位相减法-This is a simple divider (32bit/16bit), using phase shift subtraction
    2022-07-06 17:00:38下载
    积分:1
  • 全部通过,是我的精心设计,完全满足初学者的要求。
    全部通过,是我的精心设计,完全满足初学者的要求。-all passed, I was carefully designed, fully meet the requirements of beginners.
    2022-05-29 23:49:35下载
    积分:1
  • 半加器
    半加器
    2022-10-16 16:40:03下载
    积分:1
  • textiowrite
    quartus ii 环境下,一个完整的利用TEXTIO仿真的源代码,包括读数据文件和输出数据到文件。(Under quartus ii environment, a complete simulation using TEXTIO source code, including reading data files and output data to a file.)
    2014-02-03 23:56:30下载
    积分:1
  • VHDL学习手册
    VHDL学习手册-VHDL study manual
    2022-06-12 04:27:07下载
    积分:1
  • imports
    说明:  displayport 参考设计,可以对比自己工程做验证,另有参考设计XAPP1178未找到,采用方案为DP159 + Artix7 FPGA(xilinx displayport sink design)
    2021-01-11 16:58:50下载
    积分:1
  • apb_uart
    说明:  这里是apb总线设计代码。这个源程序是基于verilog语言设计的(Here is the APB bus design code. This source program is designed based on Verilog language)
    2021-04-12 14:18:57下载
    积分:1
  • juchibo
    用vhdl语言生成锯齿波,数据可自行改变(Sawtooth wave with vhdl language generation, the data can change by itself)
    2011-12-21 19:29:51下载
    积分:1
  • MSK_BER
    msk比特误码率matlab仿真 匹配滤波器(the msk bit error rate matlab simulation matched filter)
    2020-11-14 11:49:42下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载