-
urisc
自己用verilog编写的urisc程序，调试成功，压缩包里有仿真图像，值得学习参考。(Written in verilog urisc program debugging, simulation image compression bag, worth learning reference.)
- 2021-04-22 17:38:48下载
- 积分：1
-
verilog实现基于i2s协议接口 i2s_interface
verilog实现基于i2s协议接口，在fpga上验证通过。(Verilog implements the interface based on I2S protocol and verifies it on fpga.)
- 2017-11-05 17:26:39下载
- 积分：1
-
rs-codec(255-223)
这是rs（255，223）编码的verilog源程序。里面有：encode、decode、test－bench等文件。(This is rs (255,223) verilog source coding. Inside : encode, decode, test-bench and other documents.)
- 2021-05-13 00:30:02下载
- 积分：1
-
verilog写的数字频率计的显示模块,可以
verilog写的数字频率计的显示模块,可以-written in Verilog Digital Cymometer display module can be
- 2022-03-23 18:10:33下载
- 积分：1
-
FPGA开发全攻略
FPGA设计攻略及流程，包含时序收敛和引脚约束(FPGA design strategy and process, including time series convergence and pin constraints)
- 2017-12-12 16:30:52下载
- 积分：1
-
基于FPGA的uart控制器，波特率可选，VHDL编程，Quartusii 6.0 平台，vhdl语言编程...
基于FPGA的uart控制器，波特率可选，VHDL编程，Quartusii 6.0 平台，vhdl语言编程-FPGA-based UART controller, an optional baud rate, VHDL programming, Quartusii 6.0 platform, vhdl language programming
- 2022-12-05 20:10:10下载
- 积分：1
-
红绿灯路口
执行摘要 Atraffic交点上模拟所述DE1板，使用的是按下按钮，KEY0，对于行人想要交叉，开关SW0，以模拟汽车等待仅有一名低优先级的街道。除非有行人或汽车在街上lowpriority，绿灯会为高优先级的街道进行设置。 Key1is用于将系统返回到初始的默认状态，并且3个红色和3green的LED，以及三个7段显示器，用于显示所述outputof系统。问题说明该交通灯控制系统将在两路口thatallows行人穿越的要求执行。一个跨散步按钮，KEY0，可以usedto停止所有流量，让行人跨越。各信号灯使用attwo LED的每一个红绿灯或行人交叉点（绿色和红色），oneOf的两个街道有优先于其他。对于高优先级的街道上，交通信号将始终保持绿色，直到低优先级的街道carsensor已跳闸或一行人已经按下一个按钮，人行横道。前5秒thelight变为红色Theoccurrence这种事件的赋予高优先级的街道。切换，SW0，模拟汽车传感器在低prioritystreet和一个按钮KEY0模拟人行横道请求按钮forpedestrian使用。多个按键将被视为一个单一的pressuntil行人得到了WALK（绿色）信号。在绿灯为低优先级的街道和行人过街的时间是9和4秒分别。该系统利用一个第二键，KEY1，重置thecircuit，在该7段显示器被设置为默认值（5,9，和4）和最高优先级的街道变成绿光。在没有timeshould有过一个以上的绿色光在系统中。该系统的每个交通路口orpedestrian光会用thatwill显示左侧的指示灯将保持绿色的秒数七段显示器。这些七段显示器Whenany达到零他们应该重置到默认值（5,9和4），并等待下一个倒计时。设计问题的声明其具有绿灯除非lowpriority街道或行人被触发的高优先级的街道交通灯系统defaultsto。当这种情况发生时，高优先街道HEX2将计数下降到零，并且行人或lowpriority街道倒计时从4和9秒。
- 2022-02-06 04:25:56下载
- 积分：1
-
VHDL
带有异步清零、异步置位功能的边沿JK触发器(With asynchronous reset, asynchronous setting function of edge JK flip-flop)
- 2020-06-30 03:00:02下载
- 积分：1
-
Code
用于数字积分器的设计，主要涉及VHDL、Verilog等FPGA编程语言。(Design of Digital Integrator)
- 2011-11-23 21:31:03下载
- 积分：1
-
verilog-digital-system-design-
verilog数字系统设计，一本很好的verilog学习的书籍，很适合初学者(verilog digital system design, a good verilog learning books, it is suitable for beginners)
- 2021-01-10 20:28:50下载
- 积分：1
