登录
首页 » VHDL » 四进制计数器模块,使用VHDL语言编写,在ISE8.1中经过测试的模型...

四进制计数器模块,使用VHDL语言编写,在ISE8.1中经过测试的模型...

于 2022-02-06 发布 文件大小:429.68 kB
0 123
下载积分: 2 下载次数: 1

代码说明:

四进制计数器模块,使用VHDL语言编写,在ISE8.1中经过测试的模型-quaternary counter module, the use of VHDL language, in which ISE8.1 tested model

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 摘要:本文主要介绍以CPLD 芯片进行十字路口的交通灯的设计,用CPLD 作为交通灯控制器的主控芯片,采用VHDL 语言编写控制程序,利用CPLD的可重复编...
    摘要:本文主要介绍以CPLD 芯片进行十字路口的交通灯的设计,用CPLD 作为交通灯控制器的主控芯片,采用VHDL 语言编写控制程序,利用CPLD的可重复编程和在动态系统重构的特性,大大地提高了数字系统设计的灵活性和通用性。 关键词:CPLD;VHDL;交通灯控制器 中图分类号:TP39 Abstract :This paper introduces the electronic-traffic lamp, which is based on the VHDL and is completed by-Abstract: This paper introduces the CPLD chip to the traffic lights at the crossroads of design, traffic lights with CPLD as the master controller chip, the use of VHDL language control procedures, the use of CPLD re-programming and dynamic system reconfiguration in the features greatly enhance the digital system design flexibility and versatility. Keywords: CPLD VHDL traffic lights controller CLC number: TP39 Abstract: This paper introduces the electronic-traffic lamp, which is based on the VHDL and is completed by
    2022-05-20 22:55:36下载
    积分:1
  • 里德所罗门编码器
    此库包提供了几个前锋错误纠错 (FEC) 解码器和加速原语在数字信号处理 (DSP) 很有用。除了里德所罗门的编解码器,这些 functionstake 充分利用 MMX、 SSE 和 SSE2 SIMD 指令的设置)/AMD 的 ia-32 处理器和 Altivec/VMX/速度引擎 SIMDinstruction G4 和 G5 PowerPC 上设置。
    2023-02-18 13:35:03下载
    积分:1
  • FPGA DDS
    使用DE2实现DDS,步骤简单,配置管脚可自查看(Using DE2 to realize DDS, the steps are simple and the pins can be self-checked.)
    2020-06-23 10:00:01下载
    积分:1
  • 21452547
    加减可控制的十到十六进制计数器。完全准确,可以放心使用的(Add and subtract controllable ten to hexadecimal counter. Entirely accurate, can be at ease of use)
    2016-01-11 12:46:04下载
    积分:1
  • 16 点药材 4 FFT
    16 点药材 4 FFT 与真正的价值。这被设计基于 Arduino 板和任何泰文 8 位微控制器创建的 c + + 代码。
    2022-07-10 21:06:50下载
    积分:1
  • a simple survey of 110 three detectors, and a logical map vhdl description, incl...
    一个简单的探测110三位的探测器,用逻辑图和vhdl描述,包括实验报告和测试图。-a simple survey of 110 three detectors, and a logical map vhdl description, including reports and experimental test plan.
    2023-02-09 13:20:04下载
    积分:1
  • UART(RS232)
    用VERILOG语言实现的通用异步串行收发器(RS232收发器),波特率可设置,通讯稳定,已成功应用于实际项目。(VERILOG language with universal asynchronous serial transceivers (RS232 transceiver), the baud rate can be set, communication stability, has been successfully applied in actual projects.)
    2021-04-01 10:59:08下载
    积分:1
  • i2c_master_ip_for_nios
    i2c master ip for altera nios, add in qsys
    2018-03-02 14:50:44下载
    积分:1
  • A basic SDH transmission module STM
    一个SDH中最基本传输模块STM-1的帧头检测器,verilog编程实现-A basic SDH transmission module STM-1 Header detector, verilog Programming
    2022-02-07 03:42:51下载
    积分:1
  • 29_ad9226_test
    用Verilog编写ad_9866的相应程序,在FPGA上实现相应功能(The corresponding program of ad_9866 is written with Verilog, and the corresponding functions are realized on the FPGA.)
    2019-06-24 16:43:27下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载