网站首页

1K SRAM独立的读写端口，Verilog代码的ASIC设计

于 2022-02-07 发布文件大小:1.81 kB

 0  129

下载积分: 2 下载次数: 2

我要下载

代码说明：

1K SRAM，安排字的32位，独立的读写端口，ASIC设计Verilog代码采用偶校验对1的计数。还带有测试平台

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

sdram_control
SDRAM控制器带仿真模型文件仿真通过(Simulation model file simulation through SDRAM controller)

2017-12-07 10:54:24下载

积分：1
liuy
一个精确时钟的v-log程序，只用一个全局时钟，增加了精确度(An accurate clock in the v-log program, only one global clock, increased accuracy)

2010-08-25 12:26:25下载

积分：1
测试AD9226采集数据能力，并将数据发送到串口显示为电压值。
测试AD9226采集数据能力，并将数据发送到串口显示为电压值.采用的是cyclone iv的FPGA。

2023-02-03 05:35:05下载

积分：1
1024point-fft--using-verilog-hdl
1024点快速傅里叶变换，使用verilog hdl硬件描述语言(1024point FFT，using verilog hdl)

2013-03-09 10:54:42下载

积分：1
DEBOUNCE
DEBOUNCEfpga的实现，运用软件实现数码管的变化(fpga of the)

2013-06-03 18:25:49下载

积分：1
axi_dma
在zedboard开发板上采用vivado通过AXI进行DMA数据传输(Using vivado to transfer DMA data through AXI on zedboard development board)

2020-12-01 20:49:25下载

积分：1
viterbi_msk
连续相位调制CPM信号的viterbi编解码(MSK viterbi decode)

2012-10-29 23:07:38下载

积分：1
Beamforming
基于FPGA的波束形成，包括ad转换，数据存储等部分。。(FPGA-based beamforming, including ad conversion, data storage and other parts. .)

2016-04-25 11:12:30下载

积分：1
4BITMUIT
利用LPM_MUIT宏模块设计一个四位数据乘法器(Use LPM_MUIT macro module design a four data Multiplier)

2013-09-05 10:06:52下载

积分：1
FPGA实现LC12S无线通讯模块收发
FPGA实现LC12S无线通讯模块收发，使用Verilog语言。程序实现一个模块根据案件发送数据，另一个模块接受导数据后点亮LED灯。程序在XC3S500E上实现。

2022-01-26 03:51:50下载

积分：1

696516资源总数
106442会员总数
11今日下载

1K SRAM独立的读写端口，Verilog代码的ASIC设计

0 个回复

热门标签

热门下载