登录
首页 » Verilog » EAACK secure system

EAACK secure system

于 2022-08-06 发布 文件大小:10.81 kB
0 197
下载积分: 2 下载次数: 1

代码说明:

很好,我在做简化编码语言IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIII

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 业界标准的Verilog语法格式
    verilog标准语法,还有很多的样例参考,学习的好资料。(Verilog standard grammar, there are many examples for reference, good learning materials.)
    2020-06-15 22:50:02下载
    积分:1
  • AN65974
    CYPRESS官方给的FPGA程序,用于调试USB3.0接口(Verilog source files for debugging USB3.0 interface)
    2020-11-30 17:49:27下载
    积分:1
  • 时钟同步的Verilog代码,signal_sync和crossdomain_signal
    跨时钟同步功能的Verilog代码,有两个文件,signal_sync和crossdomain_signal module signal_sync ( clk_i, rst_i, signal_i, signal_o, valid_o, edge_o, posedge_o, negedge_o ); module crossdomain_signal (     input         reset,     input         clk_b,     input         sig_domain_a,     output        sig_domain_b );
    2022-02-02 17:04:15下载
    积分:1
  • ODriveFPGA-master
    使用FPGA控制永磁同步电机的代码,实现对永磁同步电机的控制功能。(Motor control by using FPGA)
    2020-10-29 09:19:58下载
    积分:1
  • c_fir_ppt
    C语言写得FIR滤波器代码,简单实用,是学习滤波器设计的好材料,附带PPT滤波器设计说明(C language written FIR filter code, simple and practical, is a good learning materials of filter design, with PPT filter design )
    2020-07-04 03:00:02下载
    积分:1
  • 寄存器
    说明:  寄存器设计文件,寄存器输入输出以及读写控制,寄存器的配置(Register design and read-write control)
    2019-11-19 20:09:21下载
    积分:1
  • 交通灯实现源码verilog
    资源描述 交通灯控制系统主要是实现城市十字交叉路口红绿灯的控制。在现代化的大城市中,十字交叉路口越来越多,在每个交叉路口都需要使用红绿灯进行交通指挥和管理,红、黄、绿灯的转换要有一个准确的时间间隔和转换顺序,这就需要有一个安全、自动的系统对红、黄、绿灯的转换进行管理,本系统就是基于此目的而开发的。
    2022-02-04 18:56:56下载
    积分:1
  • Case-statement-described-4-1-Mux
    用case 语句描述的4 选1 Mux 源码程序,好用(-4 with a case statement described 1 Mux source program, easy to use)
    2012-10-21 09:47:32下载
    积分:1
  • VMD642_CPLD
    本例程位于 VMD642_CPLD目录中。 使用 CPLD 实现辅助译码、LED 指示灯控制、看门狗等各种逻辑控制电路。源程序使 用 Verilog HDL书写,编译开发系统使用 Cypress公司的 Warp 6.3。(This routine is located VMD642_CPLD directory. Using CPLD implementation auxiliary decoding, LED indicator control, watchdog, and other logic control circuitry. Written using Verilog HDL source code, the compiler development system using Cypress' s Warp 6.3.)
    2013-09-13 13:59:52下载
    积分:1
  • IQ解调器
    我在这方面没有经验verilog.now公司我在做iq解调器项目。所以请提供解调器的verilog代码项目.iq解调器项目包括射频数据、混频器、低通滤波器、同相分量I、正交分量Q。
    2022-03-24 01:05:53下载
    积分:1
  • 696518资源总数
  • 106242会员总数
  • 10今日下载