网站首页

EAACK secure system

于 2022-08-06 发布文件大小:10.81 kB

 0  196

下载积分: 2 下载次数: 1

我要下载

代码说明：

很好，我在做简化编码语言IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIII

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

delay
PWM整流器的死区延迟的VHDL编程，可以参考一下(VHDL programming PWM Rectifier dead-band delays)

2016-04-12 14:24:45下载

积分：1
32 位 MIPS ALU 设计
这是简单的32位ALU的MIPS。它提供了五种操作如AND，OR，ADD，减去，SET不到。并且它具有32位的两个输入和32位的一个输出。并且它具有操作的检查溢出时，ADD或减去。

2022-03-15 15:13:03下载

积分：1
LED
一个走马灯的程序,可以按照要求一个一个往后面按顺序点亮(A program for the lantern can be lit one by one according to the requirements.)

2019-06-28 15:18:09下载

积分：1
UART1
可直接用于zedboard上的串口通信，利用zynq7000的pl部分实现一个简单的UART串口通信(Can be used directly on the zedboard serial communication, the use of zynq7000 PL part of the realization of a simple UART serial communication)

2020-08-14 15:18:26下载

积分：1
cnt60
六十进制计数器，VHDL编写的计数器，本科电子的可能有些实验可以用到(counter Possible experiments of undergraduate electronics can be used)

2021-04-07 11:59:01下载

积分：1
sy3
说明：多路信号复用基带系统的建模与设计,按位同步复接并掌握四路同步复接器的VHDL设计及系统的时序仿真。(library ieee use ieee.std_logic_1164.all use ieee.std_logic_unsigned.all )

2010-04-08 13:01:56下载

积分：1
ad706_verilog
AD706在Sparten6使用的FPGA代码，测试通过(AD706 FPGA Code In Sparten6)

2017-02-06 10:39:29下载

积分：1
Reed-Solomon-RS-ENCODE-DECODE
支持GF(2^n)域的rs编解码，可直接修改参数实现不同方式的RS编码和解码(This program is an encoder/decoder for Reed-Solomon codes.)

2020-12-31 09:48:58下载

积分：1
RS_coder
基于verilog的RS编码器绝对实用(Based on the RS encoder verilog absolute utility)

2010-12-07 20:51:02下载

积分：1
UART的Verilog代码
资源描述数据传输发生在芯片内部，在芯片内部和系统之间也有。因为它是异步时钟，将没有方法来建立时钟分配技术。

2022-05-21 02:04:39下载

积分：1

696518资源总数
106182会员总数
24今日下载

EAACK secure system

0 个回复

热门标签

热门下载