-
electronic-lock-and-VHDL-design
基于Max+Plus II和VHDL的电子密码锁设计(Based on Max+ Plus II electronic lock and VHDL design)
- 2011-11-17 10:19:40下载
- 积分：1
-
BulkIn是FPGA向CY7C68013发送数据
BulkOut是FPGA从CY7C68013接收数据,可以用LED显示...
BulkIn是FPGA向CY7C68013发送数据
BulkOut是FPGA从CY7C68013接收数据,可以用LED显示
-BulkIn is the FPGA to the CY7C68013 is BulkOut send data CY7C68013 receive data from the FPGA, you can use LED display
- 2022-08-15 04:42:44下载
- 积分：1
-
8051_VHDL
mc8051代码，里面功能齐全，调试方便(mc8051 code, inside a full-featured, easy debugging)
- 2008-03-28 14:54:19下载
- 积分：1
-
sine_cordic
generate sine wave. Inputs : Amplitude, phasein, frequency
- 2013-07-22 10:25:41下载
- 积分：1
-
sqrt_pipeline
Matlab - to hdl code for square root
- 2020-06-17 12:20:02下载
- 积分：1
-
Altera FIFO的多极级联，实现多个FIFO之间的数据传输。
Altera FIFO的多极级联，实现多个FIFO之间的数据传输。-Altera FIFO multi-polar cascading between multiple FIFO data transmission.
- 2022-03-17 08:34:07下载
- 积分：1
-
de2 vga controller board can also be used for other development
de2 vga控制器，也可用于其他板子开发-de2 vga controller board can also be used for other development
- 2022-05-17 01:30:37下载
- 积分：1
-
source
altera DDR3 逻辑测试代码，这是工程实际调试好的代码，保证能用。(altera DDR3 vhdl code)
- 2020-12-21 20:49:08下载
- 积分：1
-
da_fir
基于FPGA分布式算法FIR滤波器verilog代码
（本人 小论文 代码，通过验证）
本文提出一种新的FIR滤波器FPGA实现方法。讨论了分布式算法原理，并提出了基于分布式算法FIR滤波器的实现方法。通过改进型分布式算法结构减少硬件资源消耗，用流水线技术提高运算速度，采用分割查找表方法减小存储规模，并在Matlab和Modelsim仿真平台得到验证。
为了节省FPGA逻辑资源、提高系统速度，设计中引入了分布式算法实现有限脉冲响应滤波器(Finite Impulse Response, FIR)。由于FIR滤波器在实现上主要是完成乘累加MAC的功能，采用传统MAC算法设计FIR滤波器将消耗大量硬件资源。而采用分布式算法 (Distributed Arithmetic, DA)，将MAC运算转化为查找表(Look-Up-Table, LUT)输出，不仅能在硬件规模上得到改善，而且更易通过实现流水线设计来提高速度。因此本文采用分布式算法设计一个可配置的FIR滤波器，并以31阶的低通FIR滤波器为例说明分布式算法滤波器结构。( FPGA verilog )
- 2020-11-10 13:49:45下载
- 积分：1
-
6264
6264是一种8K×8的静态存储器.SRAM 的典型芯片有2KB 的6116、8KB 的6264 以及32KB的62256,其中6264 芯片应用最为广泛.(6264 is the 62256 typical chip SRAM.SRAM a 8K* 8 with 2KB 6116, 8KB 6264 and 32KB 6264 chip, which is most widely used.
)
- 2015-02-01 13:28:11下载
- 积分：1
