登录
首页 » VHDL » 一个小液晶的程序。我没写。我只负责设计。

一个小液晶的程序。我没写。我只负责设计。

于 2022-02-09 发布 文件大小:230.99 kB
0 129
下载积分: 2 下载次数: 1

代码说明:

一个液晶灯的小程序。我没有写信。我只负责调试。适用于ACEXEP1K30QC208-3。我运行模拟器,标记连接销。我接下来在电路板上试了试,没有问题。实验中使用的板兄弟把CLK1的TESTOUT3改成了合唱或0。新人在线帮助是每个人的责任。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 以上是VHDL硬件描述语言写的一个简单锝路流水灯程序,希望对刚接触VHDL的朋友有一定帮助...
    以上是VHDL硬件描述语言写的一个简单锝路流水灯程序,希望对刚接触VHDL的朋友有一定帮助-These are the VHDL hardware description language written in a simple flow path lights technetium procedures,刚接触VHDL want to have some friends to help
    2023-08-06 14:45:02下载
    积分:1
  • EEPROM_RD_WR
    本程序包含:EEPROM的功能模型(eeprom.v)、读/写EEPROM的verilog HDL 行为模块(eeprom_wr.v)、信号产生模块(signal.v)和顶层模块(top.v) ,这样可以有一个完整的EEPROM的控制模块和测试文件,本文件通过测试。(This procedure includes: EEPROM of the functional model (eeprom.v), read/write EEPROM acts of verilog HDL modules (eeprom_wr.v), signal generator module (signal.v) and top-level module (top.v), this can have a EEPROM complete control module and test document, this document is to pass the test.)
    2008-12-23 15:04:20下载
    积分:1
  • SPI的核心源代码,verilog
    Verilog for SPI Core source code
    2022-01-25 20:51:31下载
    积分:1
  • 一种使用modelsimse6.3简单的复用方案
    A program for a simple multiplexer using modelsimSE6.3
    2022-08-20 11:51:53下载
    积分:1
  • FIRfilterverilogHDL
    FIR滤波器的verilog HDL代码示例,以16阶为例(Verilog HDL code for fir filter)
    2015-07-08 17:05:38下载
    积分:1
  • 多thershod电源
    静态功耗减少使用多 thershld< 跨度 style="font-size:12.0pt;line-height:115%;font-family:"color:#222222;background:white ;"> 多阈值 CMOStransistors 是非常手术滴备用泄漏功率 duringwhen IC 为较长时间内不活动。最近,功率 gatingscheme 提出了维护多个关闭电源模式和减小电极电源甚至短的不活跃时期。但是,这种系统能进行从高灵敏度对工艺参数变化。我们建议新浇注逻辑开关,是容错过程和 reducepower 在任何数字电路。预计的提案需要很少的金额项目努力和妥协降低功耗较大和较低的面积开销比早些时候的方法。此外,它可以团结生存系统 toproposition 额外的静态功耗减少方面受益。考试广泛娱乐的成果证明成功的拟议的设计
    2023-03-16 10:55:03下载
    积分:1
  • verilog例子很丰富,几个经典的,希望对初学者有所帮助
    verilog例子很丰富,几个经典的,希望对初学者有所帮助-verilog examples of very rich, a few classic, and want to be helpful for beginners
    2023-03-17 19:05:03下载
    积分:1
  • at7_ex04
    通过LED闪烁控制器的代码,使用Vivado工具配置定义一个IP核,在用户工程中可随意添加这个IP核作为设计的一部分,如同Vivado自带的IP核一样方便调用和集成。(Through the code of the LED scintillation controller, the Vivado tool is configured to define a IP core, and the IP kernel can be added as part of the design at random in user engineering. It is as convenient to call and integrate as the IP kernel with Vivado.)
    2018-04-09 18:41:52下载
    积分:1
  • VHDL_programs
    VHDL programmes for basic digital circuits. begineers can learn easily
    2013-09-28 13:46:58下载
    积分:1
  • ch8_1
    8选1程序,是利用vhdl编写的,自己弄得还能用,上传下(8 Select a program is written using vhdl, allowed herself can use to upload the next)
    2010-06-20 13:36:42下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载