登录
首页 » Verilog » 1 bit full adder

1 bit full adder

于 2022-02-12 发布 文件大小:1.02 kB
0 142
下载积分: 2 下载次数: 1

代码说明:

`timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company:  // Engineer:  //  // Create Date:    19:40:20 01/09/2019  // Design Name:  // Module Name:    fulladder  // Project Name:  // Target Devices:  // Tool versions:  // Description:  // // Dependencies:  // // Revision:  // Revision 0.01 - File Created // Additional Comments:  // ////////////////////////////////////////////////////////////////////////////////// module fulladder(     input a, b, cin,     output s, cout     ); assign s=a^b^cin; assign cout= a&b| b&cin | cin&a; endmodule

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 自适应fir滤波器verilog代码及仿真波形
    自适应滤波器是指利用前一时刻的结果,自动调节当前时刻的滤波器参数,以适应信号和噪声未知或随机变化的特性,得到有效的输出,本设计在MATLAB仿真的基础上,使用verilog实现,附带仿真波形图,实用性强
    2022-02-14 20:00:24下载
    积分:1
  • Tutorial.tar
    zedboard partial reconfiguration tutorial
    2015-04-08 01:32:35下载
    积分:1
  • 将Rs232转化为Rs485
    前面上传了一个RS485通信的Verilog代码,这一个是另外一种方式实现RS485通信的Verilog代码。通过多种代码对比,有利于设计需要的电路。此外由于软件的不同,需要利用源码,在自己的软件上新建工程文件,实现运行,仿真
    2022-10-14 17:40:04下载
    积分:1
  • 信道编码的差分源代码
    主要用于信道编码,可以防止相位的翻转,计算码元之间的相位变化以后,做差分传输,接收端根据前一码元的相位进行解差分。
    2022-01-30 16:51:06下载
    积分:1
  • 不使用乘法器的乘法运算
    无需使用任何乘法器乘法运算。乘法是通过使用移位操作,并找出一些乘法创新的想法,无需使用乘数。
    2022-11-10 12:45:03下载
    积分:1
  • 主从 J-K 触发器
    这给了主从模式的 JK 触发器,可以用来排除竞争周围条件。欢迎大家下载、试用。谢谢大家的支持!
    2023-04-30 23:10:03下载
    积分:1
  • XAPP_585
    XAPP585 serdes_1_to_7 and serdes_7_to_1 data
    2021-02-04 13:49:57下载
    积分:1
  • verilog rgb_yuv
    AD8176的控制verilog编写,可实现RGB的自由切换,16通道进,9通道输出。
    2022-01-22 16:34:08下载
    积分:1
  • code
    adder 18b trong chuong trinh verilog
    2017-11-26 14:34:56下载
    积分:1
  • AD9767_DDS
    说明:  基于fpga的DDS程序 可输出正弦波 方波 三角波 锯齿波(DDS program based on FPGA can output sinusoidal square wave triangular wave sawtooth wave)
    2020-06-20 21:00:01下载
    积分:1
  • 696518资源总数
  • 105958会员总数
  • 18今日下载