登录
首页 » Verilog » Booth 型乘法器

Booth 型乘法器

于 2022-05-10 发布 文件大小:1.13 kB
0 118
下载积分: 2 下载次数: 1

代码说明:

Booth 算法使用 Verilog HDL 实现用于 16 位乘法签名和未经签名的数字。展位乘数作品上的添加和转移操作的二进制数。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog实现的积分梳状滤波器
    采用verilog实现的三级CIC抽取器,输入8位数据,输出26位数据,使用有限状态机用于实现下采样,包括积分器实现模块和梳状器实现模块
    2022-02-20 13:58:22下载
    积分:1
  • ces_svtb_2011.12
    synopse sv培训lab,是学习systemverilog非常好的资料,放心下载。(synopsis sv training lab)
    2021-04-19 11:18:51下载
    积分:1
  • rdf0244-zc706-pcie-c-2015-4
    利用FPGA开发板的PCIE接口实现数据的传输和发送。(Using the PCIE interface of FPGA development board to realize data transmission and transmission.)
    2018-08-08 16:56:15下载
    积分:1
  • Verilog 加法器代码
    这是Verilog的加法器的代码。并且还包括:脉动进位加法器。我希望这将是对你有帮助。
    2022-12-23 13:25:03下载
    积分:1
  • Booth算法的Verilog
    模块
    2022-05-09 04:12:07下载
    积分:1
  • 设计采用Verilog自动贩卖机实施
    术语自动贩卖是指要约出售可能我或大或小的项目。自动贩卖机的这种设计涉及设计和实现是基于数量和价格列出不同项目。所列出的项目1)咖啡2)茶3)饮品(凉)该系统的设计是基于有限状态机,即有限状态机,它可以通过使用状态图及其相应的过渡状态来容易地编程上。自动售货机的动画可以使用的HDL设计系列软件来实现。
    2022-03-04 12:13:10下载
    积分:1
  • imply logic
    由忆阻器机制设计蕴含逻辑,内含testbench仿真文件(Design implied logic by memristor mechanism, including testbench simulation file)
    2019-04-24 15:42:24下载
    积分:1
  • fixpmul
    verilog 有符号数 乘法器模块(verilog signed multiplyer)
    2018-04-07 21:36:14下载
    积分:1
  • 8bit-cpu
    VHDL由简单存储器,计数器等搭建最终实现8位的cpu设计(VHDL realization 8 of cpu design)
    2015-10-16 14:26:34下载
    积分:1
  • MVB_test
    此功能是实现曼彻斯特编码的Verilog代码,经过在xilinx sp6上实际运行证实可行。(This function is to achieve the Manchester code Verilog code, through the Xilinx SP6 actual operation proved.)
    2021-01-03 17:48:56下载
    积分:1
  • 696518资源总数
  • 106215会员总数
  • 5今日下载