网站首页

verilog语言的fpga全数字锁相环ADPLL程序

于 2022-02-12 发布文件大小:263.91 kB

 0  179

下载积分: 2 下载次数: 1

我要下载

代码说明：

应用背景ADPLL数字锁相环在fpga上工程中有广泛的应用，程序有verilog语言编写关键技术全数字锁相环ADPLL由verilog HDL语言编写在FPGA上使用。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

eDP
eDP接口TFT-LCD显示驱动原码（verilog+c）(eDP Interface TFT-LCD display driver source code (verilog+c))

2020-10-17 09:17:27下载

积分：1
8.4-ADC0809-VHDL-control-program
基于VHDL语言，实现对ADC0809简单控制(Based on VHDL language, to achieve the ADC0809 simple control)

2011-11-29 08:43:07下载

积分：1
uart
一个实用的uart协议模块，使用verilog 实现(A practical uart protocol modules, use verilog to achieve)

2013-07-25 11:43:34下载

积分：1
1位ADPCM编解码器：：概述
音频编码（ADPCM位）；

2022-01-26 03:09:33下载

积分：1
基于fpga的信号发生器DDS
说明：基于fpga的信号发生器，通过调整按键可以生成正弦波，方波，三角波，锯齿波(Sine wave, square wave, triangular wave, sawtooth wave)

2020-07-19 21:21:12下载

积分：1
轮循机制
" 时间刻度 1ns/1ns //Round 罗宾没有抢占模块 roundrb2 （reset_n，赤  角，必需，授予）；输入的 reset_n，赤  角；输入 [4:0] 必需；输出 [4:0] 补助金； reg [4:0] 格兰特 = 4"b0000 ； reg [7:0] 的状态；

2022-02-03 06:50:42下载

积分：1
Advanced-FPGA-Design
高级FPGA设计__结构、实现和优化,中文翻译版(Advanced FPGA Design- Architecture, Implementation, and Optimization)

2021-04-01 11:09:08下载

积分：1
DDS-Basic-principle
DDS基本原理，详细讲述了DDS基本原理及设计技巧(DDS Basic principle)

2015-09-14 21:38:26下载

积分：1
float_mult32x32.v
verilog 语言写的FPGA内部实现硬件浮点乘法器的源码，两个时钟周期完成一次浮点乘法运算(The FPGA language written in Verilog implements the source of the hardware floating point multiplier, and completes the floating point multiplication operation in two clock cycles.)

2018-07-19 17:33:42下载

积分：1
Desktop
qpsk的fpga实现，包含调制和解调部分，使用verilog语言(FPGA implementation of QPSK)

2019-03-16 02:52:26下载

积分：1

696516资源总数
106642会员总数
12今日下载

verilog语言的fpga全数字锁相环ADPLL程序

0 个回复

热门标签

热门下载