-
clk_div_4
说明： Verilog代码实现四分屏，在Vivado平台下实现的，可仿真(Verilog code realizes four screens, which can be simulated under vivado platform)
- 2020-12-21 20:39:08下载
- 积分：1
-
verilog经典设计实例
学习verilog过程中总结的54个经典设计实例，供verilog初学者入门学习，掌握编程技巧。实例包括：计数器、加法器、数据寄存器、锁存器、进程函数，以及小型工程项目如交通信号灯系统，乐曲演奏，简单编码器等设计实例。
- 2023-03-14 22:55:03下载
- 积分：1
-
如何使用FFT ip core--verilog
应用背景
在图像处理领域中，及数字信号处理中，很多时候需要用到FFT（快速傅里叶变换）。
很多人不知道如何使用快速傅里叶变换。其实快速傅里叶变换并不复杂，这里提供FFT进行256点的快速傅里叶变换，并给出测试激励。仿真全部通过，基于ISE14.2 xilinx公司提供的IP核。
关键技术快速傅里叶变化并没有那么神秘，程序中有注释，可以不看公司的手册就可以简单实用FFT IP核了。
这里我们并不是编写FFT核，二是利用xilinx公司提供的IP核，本工程就是教你如何使用FFT核。
很多人不知道如何使用快速傅里叶变换。其实快速傅里叶变换并不复杂。
读者可以使用MaTLAB仿真，同FFT ip核的结果进行对比，可以更好的理解FFT变换
- 2022-05-14 02:40:11下载
- 积分：1
-
Micron_SDRAM_DDR2Simulation_model_Verilog
DDR2 SDRAM仿真模型，适合于ModelSim下工作，请先阅读readme(DDR2 SDRAM Simulation Model which is suitable for modelsim. Please read readme file firstly.)
- 2020-10-29 17:49:57下载
- 积分：1
-
ADV7180
files describe how to configure an ADV7180
- 2010-03-17 22:49:23下载
- 积分：1
-
fft_8
基二8点fftverilog实现。经过modelsim仿真通过(Base 2 fftverilog implementation at 8 o clock. Go through the modelsim simulation)
- 2021-02-21 16:49:42下载
- 积分：1
-
一个8位处理器结构，源码分析
说明： 关于一个8位处理器的分析，和源代码，VHDL语言设计，经过测试(on an eight processors, and source code, VHDL design, the test)
- 2005-12-27 21:39:45下载
- 积分：1
-
FIFO
fifo异步串口收发程序 FPGA程序(fifo asynchronous serial transceiver)
- 2014-05-07 21:28:49下载
- 积分：1
-
T200071012217h
此源码为线性相位滤波的vhdl源码与设计心的体会，理论分分析与工程实践总结相结合，有非常大的参考价值 可直接使用。
(The source for the linear phase filter VHDL source code and design of the heart experience, theoretical analysis to summarize the combination of engineering practice, a very large reference value can be used directly.)
- 2012-07-10 16:08:08下载
- 积分：1
-
XAPP_585
XAPP585 serdes_1_to_7 and serdes_7_to_1 data
- 2021-02-04 13:49:57下载
- 积分：1
