登录
首页 » VHDL » bist coding

bist coding

于 2022-02-12 发布 文件大小:14.28 kB
0 112
下载积分: 2 下载次数: 1

代码说明:

内置自修复分析仪

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • LMS自适应均衡器
    在通信系统中的信道带来了重要的作用。通道可以涉及许多不同类型的扭曲我们的信息。尤其是无线信道的多径失真严重。而且更严重的是这种失真是随机的。为了解决这个问题,多渠道的影响需要在均衡器接收端。这种均衡器采用不同的学习算法连续识别通道。该项目是VHDL实现LMS学习算法流水线架构。所以这个实施可以工作以更高的数据速率以较少的时钟速度的要求,因此以较少的功耗
    2022-01-29 00:11:01下载
    积分:1
  • LAB22
    应用verilog编程语言控制VGA显示屏显示一幅图片。(Application verilog programming language control VGA display shows a picture.)
    2016-10-27 16:30:12下载
    积分:1
  • ppmencoder
    一个八位的并行输入,串行输出的编码器;带有开头结尾帧。(It is an encode with eight palallel input and a serial output.)
    2020-11-23 01:19:34下载
    积分:1
  • vhdl语言 来实现 四位并行加法器的功能 是本科生的必学内容...
    用vhdl语言 来实现 四位并行加法器的功能 是本科生的必学内容-Using VHDL language to realize four parallel adder function is a must for learning the content of undergraduate
    2022-05-12 13:50:07下载
    积分:1
  • DLX-pipeline-in-verilog
    verilog实现DLX指令集5段流水线(5 stage DLX pipeline implemented in verilog)
    2013-08-24 22:59:48下载
    积分:1
  • 这是一本关于VHDL编程的书籍,网上突然发现的,相信对相关人员会有所用途....
    这是一本关于VHDL编程的书籍,网上突然发现的,相信对相关人员会有所用途.-This is a book on VHDL programming, on-line suddenly found, I believe that the relevant staff will be use.
    2023-02-06 08:50:07下载
    积分:1
  • add(FLP)
    一个32位元的浮点数加法器,可将两IEEE 754格式内的值进行相加(A 32-bit floating-point adder can be both within the IEEE 754 format to add value)
    2021-04-06 18:19:02下载
    积分:1
  • file_read vhdl code provide by my teacher for reading file into FSM
    file_read vhdl code provide by my teacher for reading file into FSM-file_read vhdl code
    2022-03-12 05:55:24下载
    积分:1
  • EX11_RS232
    F2812串口通信,用于串口通信时使用,可以在线调整(F2812 serial communication, is used for serial communication can be adjusted online)
    2013-05-23 14:58:33下载
    积分:1
  • VHDL-ELEVATOR-CONTORLLER-DESIGN
    VHDL电梯控制器程序设计与仿真,内含原理图和VHDL源码,有助于学习VHFL(VHDL u7535 u68AF u63A7 u5236 u5668 u7A0B u5E8F u8BBE u8BA1 u4E0E u4EFF u771F)
    2017-05-06 15:35:16下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载