-
Verilog数字系统设计教程(第二版) 夏宇闻
说明： Verilog数字系统设计教程(第二版) 夏宇闻(Verilog Digital System Design Course (2nd Edition) Xia Yuwen)
- 2020-06-20 18:40:02下载
- 积分：1
-
使用vhdl语言编写的100个常用程序的例子
使用vhdl语言编写的100个常用程序的例子-The use of VHDL language 100 examples of commonly used procedures
- 2022-08-18 05:39:29下载
- 积分：1
-
VHDL代码登记并决定如何登记
vhdl code for register and detemines how register
works -vhdl code for register and detemines how register
works
- 2022-06-18 22:43:42下载
- 积分：1
-
full adder in vhdl of 4 bits
full adder in vhdl of 4 bits
- 2022-02-01 04:44:39下载
- 积分：1
-
CycloneIIFPGA chip
基于cycloneIIFPGA芯片Ep2c5t144c8的解调程序，用VHDL语言生成-CycloneIIFPGA chip-based demodulation Ep2c5t144c8 procedures, using VHDL language generation
- 2023-05-02 05:35:04下载
- 积分：1
-
AD9250 204b Verilog源码
说明： AD9250是一款双通道14位ADC，最高采样速率250 MSPS，JESD204B Subclass 0或Subclass 1编码串行数字输出(The ad9250 is a dual channel 14 bit ADC with a maximum sampling rate of 250 MSPs and jesd204b sub class 0 or sub class 1 coded serial digital output)
- 2021-04-14 11:01:55下载
- 积分：1
-
firfilter
FIR滤波器：自定滤波器的类型（低通，高通或带通）、设计指标（通带截止频率、通带波纹、阻带截止频率、阻带衰减）
1、根据指标选择合适的窗函数，用窗口设计法设计符合指标的FIR滤波器；并验证其性能是否满足预定指标。
(FIR filters: Custom filter types (low pass, high pass or band-pass), design specifications (passband cutoff frequency, passband ripple, stopband cutoff frequency, stopband attenuation) 1, according to indicators choose the right window function, using the window design method of FIR filter designed to meet the targets and verify that its performance meets the set targets.)
- 2010-01-13 19:14:21下载
- 积分：1
-
spi_src
说明： 在FPGA上实现CAN总线SPI接口通信，使用Verilog语言(Realize SPI interface communication of CAN bus on FPGA, using Verilog language)
- 2019-06-26 16:15:45下载
- 积分：1
-
UART receiver and transmitter using vhdl
这是执行高速的代码通用异步收发器代码是用VHDL写的语言.UART是一种在传输端进行并行输入和串行输出，在接收端进行串行输入和并行输出的算法。
- 2022-02-06 12:51:51下载
- 积分：1
-
VHDL语言100例详解
说明： 适合入门及进阶的100个VHDL练习题，从易到难(100 VHDL exercises for beginners and advanced students, from easy to difficult)
- 2020-04-10 16:52:07下载
- 积分：1
|
联系客服（QQ：3324461878）
