网站首页

Timer programming, vhdl language, can be achieved when the system timer 24

于 2022-09-01 发布文件大小:3.02 kB

 0  121

下载积分: 2 下载次数: 1

我要下载

代码说明：

定时器的编程，vhdl语言，可以实现24时制定时器-Timer programming, vhdl language, can be achieved when the system timer 24

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

RSA密码芯片的FPGA实现[1].part1.rar RSA密码芯片的FPGA实现[1].part1.rar...
RSA密码芯片的FPGA实现[1].part1.rar RSA密码芯片的FPGA实现[1].part1.rar-RSA password chip FPGA realization of [1]. Part1.rarRSA password chip FPGA realization of [1]. Part1.rar

2022-08-13 06:54:28下载

积分：1
SPI_test
说明：用FPGA于32进行SPI单向通信，FPGA向32放松发送数据(One-way SPI communication is carried out in 32 with FPGA, and data is sent to 32 with ease by FPGA.)

2020-06-18 10:40:02下载

积分：1
seven-voting
用verilog 语言实现七人投票表决器(verilog seven voting)

2020-09-24 10:57:48下载

积分：1
hammingaTB
Design HDL code for a circuit that calculates the Hamming distance of two 8-bit inputs.

2013-11-06 15:45:02下载

积分：1
DDR2 控制器
下载自opencore网站！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！

2022-08-10 04:02:14下载

积分：1
goodProcessor.srcs
说明：处理器系统，处理器加上存储器，从存储器取出指令放入处理器执行(processor system, instructions stored in ROM, a counter generate address and the processor execute instructions.)

2020-10-10 23:10:02下载

积分：1
Kluwer.Academic.The.Verilog.Hardware.Description
Kluwer academic the verilog hardware description language fith edition

2014-10-08 08:11:42下载

积分：1
移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件
移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件-displacement add hardware multiplier, based on FPGA VHDL prepared, containing all the documents

2022-06-19 21:07:11下载

积分：1
FIR滤波器的基本Verilog代码实现
FIR filter basic verilog code for implementation-FIR filter basic verilog code for implementation

2022-07-04 23:03:34下载

积分：1
VHDL
带有异步清零、异步置位功能的边沿JK触发器(With asynchronous reset, asynchronous setting function of edge JK flip-flop)

2020-06-30 03:00:02下载

积分：1

696518资源总数
106222会员总数
14今日下载

Timer programming, vhdl language, can be achieved when the system timer 24

0 个回复

热门标签

热门下载