登录
首页 » VHDL » Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...

Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...

于 2022-03-28 发布 文件大小:43.51 kB
0 88
下载积分: 2 下载次数: 1

代码说明:

Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。-Verilog HDL prepared by the five-frequency circuits. Clock using two phase logic role.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 82 VHDL, verilog test case, involving a variety of grammatical rules. which is...
    包括VHDL、verilog在内的各种设计实例,是学习硬件描述语言的帮手。共有82个实验例子,涉及各种语法规则。-82 VHDL, verilog test case, involving a variety of grammatical rules. which is you learn the HDL language helper.
    2023-06-06 10:15:04下载
    积分:1
  • modelsim设计的可调占空比的方波程式
    modelsim设计的可调占空比的方波程式-modelsim designed adjustable duty cycle of the square wave program
    2022-09-02 05:05:03下载
    积分:1
  • 用VERILOG语言编写的电子琴程序.用GW48教学实验箱仿真的
    用VERILOG语言编写的电子琴程序.用GW48教学实验箱仿真的-Using Verilog language organ procedures. GW48 teaching experiment with simulation boxes
    2022-03-01 23:12:48下载
    积分:1
  • hex_counter-2014-10-15
    hex_counter old project, please let me know if need any help
    2014-12-03 02:21:05下载
    积分:1
  • 电梯控制器程序设计与仿真的vhdl源代码
    电梯控制器程序设计与仿真的vhdl源代码-Elevator controller design and simulation of vhdl source code
    2022-04-08 14:05:19下载
    积分:1
  • proj-ASC
    simple microprocessor that gives the greatest common divisor of 2 (4bit) numbers
    2014-11-05 06:32:53下载
    积分:1
  • LATTICE_ASYNFIFO
    LATTICE FPGA FIFO 程序例程,工程详细,全部源代码上传 (LATTICE FPGA FIFO routine, detailed engineering, all source code uploaded)
    2013-09-09 11:10:01下载
    积分:1
  • PWM 逆变器
    < 跨度 style="font-size:12.0pt;line-height:115%;font-family:""> Cryptographyis 的科学写作的秘密代码,是一种古老的艺术 ;密码学在写作的作坊使用追溯到大约 1900年公元前 anEgyptian 抄写员非标象形文字用于题字。一些密码学写作与应用程序从外交公函到战时军用飞机的发明之后的某个时候, 出现自发的 expertsargue。然后,新形式的加密技术来不久的计算机通信的广泛发展,实在不足为奇。数据及通信加密是必要时在 anyuntrusted 的介质,包括几乎任何网络,特别是因特网通信
    2022-02-26 06:16:26下载
    积分:1
  • sram_sp_hse_8kx8
    SRAM 8K*8 芯片存储器 芯片存储器 芯片存储器(SRAM 8K*8 Chip memory Chip memory)
    2018-08-26 18:50:04下载
    积分:1
  • test2
    说明:  试用Verilog HDL语言,设计十进制计数器,将计数过程用一个数码管进行显示(0~9)。要求首先使用Modelsim软件进行功能仿真,然后使用Quartus软件综合,并下载到开发板进行电路功能测试。(Using Verilog HDL language, a decimal counter is designed. The counting process is displayed by a digital tube (0 ~ 9). It is required to first use Modelsim software for functional simulation, then use quartus software for synthesis, and download to the development board for circuit functional test.)
    2020-05-17 11:07:28下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载