网站首页

spi转i2s的verilog程序，fpga是总模块，spi和i2s是子模块，shiftreg是转换...

于 2022-02-13 发布文件大小:5.47 kB

 0  170

下载积分: 2 下载次数: 1

我要下载

代码说明：

spi转i2s的verilog程序，fpga是总模块，spi和i2s是子模块，shiftreg是转换-spi transfer i2s the verilog program, fpga is the total module, spi, and i2s is the sub-module, shiftreg is to convert

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

video_compression_systems.tar
关于MPEG压缩的程序，里面有较多的源代码和完整的说明是用MICROBLAZE完成的。(On the MPEG compression process, there are more source code and complete description is completed with MicroBlaze.)

2008-06-13 22:23:45下载

积分：1
A Dec example written in VHDL.
A Dec example written in VHDL.

2022-03-14 22:18:50下载

积分：1
EDA1_MusicCalculator
音乐计算器，可实现999以下加减法及与非运算功能，并能够播放两段音乐，可下载到FPGA板子上实现。(Music Calculator)

2020-08-16 23:38:25下载

积分：1
FIFO
Verilog HDL语言编写异步FIFO(Verilog HDL language, asynchronous FIFO)

2012-05-31 15:13:21下载

积分：1
04_ep2c8_vga_test
VIP FPGA板的配套例子，这个是VGA格式lcd液晶屏幕显示用。(VIP board supporting example of this is the VGA format PREVIEW.)

2013-10-18 19:03:37下载

积分：1
PID_Verilog
说明： PID算法用verilog语言实现，实测可用，由三个模块组成(The PID algorithm is implemented in Verilog language. The actual measurement is available. It consists of three modules.)

2019-04-30 02:32:21下载

积分：1
FSM
lap trinh FSM may trang thai

2014-10-22 15:56:39下载

积分：1
THS1206
FPGA来实现数据采集，AD采用TI公司的THS1206，高速并行AD，内含16字FIFO，降低硬件复杂度。(FPGA to realize data acquisition, AD using TI company s THS1206, high-speed parallel AD, containing the 16-character FIFO, to reduce hardware complexity.)

2009-07-09 09:08:27下载

积分：1
以VHDL为第一通用代码的N位加法器
32位加法器作为VHDL编写的第一个代码；

2023-08-19 21:05:03下载

积分：1
10_rom_test
介绍如何使用 FPGA 内部的 ROM 以及程序对该 ROM 的数据读操作。(This paper introduces how to use the ROM inside the FPGA and how to read the data of the ROM by the program.)

2019-03-30 16:39:57下载

积分：1

696518资源总数
106161会员总数
5今日下载

spi转i2s的verilog程序，fpga是总模块，spi和i2s是子模块，shiftreg是转换...

0 个回复

热门标签

热门下载