登录
首页 » VHDL » 线性反馈移位寄存器的随机数发生器

线性反馈移位寄存器的随机数发生器

于 2022-02-13 发布 文件大小:110.96 kB
0 168
下载积分: 2 下载次数: 1

代码说明:

线性反馈移位寄存器的最右侧位称为输出位。水龙头是 XOR 按顺序和输出位,然后反馈到最左边的位。在最右边的位置的位序列的叫做输出流。双边投资条约中的线性反馈移位寄存器状态影响输入被称为水龙头 (在图中的白色)

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • RS_Encoder
    具有16个校验位的RS编码器,在FPGA上实现。(With 16 RS encoder, the parity bit in the FPGA.)
    2012-08-06 11:52:37下载
    积分:1
  • GMSK调制基带眼图仿真源代码
    GMSK调制基带眼图仿真源代码,基于MATLAB(GMSK modulation baseband eye diagram simulation source code, based on MATLAB)
    2020-06-28 11:40:01下载
    积分:1
  • it performs the serail dividing operations
    it performs the serail dividing operations
    2022-11-07 21:55:03下载
    积分:1
  • codings
    wavelet transform of a signal,it is important and useful code to trans form frequency to time domain
    2013-11-10 15:10:32下载
    积分:1
  • 电子打铃器 在max plus 2 下编译通过
    电子打铃器 在max plus 2 下编译通过-electronic bell playing for the max plus 2 under through compiler
    2022-02-20 12:08:25下载
    积分:1
  • DE2_UserManual
    DE2使用手册,介绍DE2的所有组成元件,使用方法,还有相应的实例。(DE2 User Manual, describes all the components DE2 components, using the method, there is a corresponding instance.)
    2010-11-14 12:43:48下载
    积分:1
  • 8b10b
    8b10b编解码,用于光通信和千兆以太网,verilog编写,已验证(8b10b codec for optical communications and Gigabit Ethernet, verilog prepared Verified)
    2021-01-27 09:48:41下载
    积分:1
  • 数字电子设备上下计数器的实现
    上/下计数器是有用的大规模集成
    2022-01-26 01:21:27下载
    积分:1
  • 课程设计-数字钟
    说明:  具有计时 设置时间 闹钟 秒表 功能的数字钟设计 外设矩阵键盘(Digital clock design peripheral matrix keyboard with the function of timing setting time alarm clock stopwatch)
    2020-05-18 17:11:07下载
    积分:1
  • verilogppt
    北航夏宇闻的Verilog的PPT讲稿,挺经典的,适合初学者学习(Northern Xia Yu Wen' s Verilog the PPT script, very classic, suitable for beginners to learn)
    2011-06-16 11:32:45下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载