登录
首页 » Verilog » 携带保存加法器

携带保存加法器

于 2022-01-26 发布 文件大小:267.59 kB
0 136
下载积分: 2 下载次数: 1

代码说明:

A 携带-保存加法器只是一组的一位全加法器,没有任何携带链接。 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • gmii_tx_mac
    实现千兆以太网数据发送,通过GMII接口向PHY写数据,控制PHY发送数据。(Implementation of Gigabit Ethernet data transmission, write data to the PHY through the GMII interface, control PHY data.)
    2013-08-08 15:24:43下载
    积分:1
  • 充分验证的iic
    充分验证的iic,slave连续接收6byte,开头可以更改设备地址。充分验证的iic,slave连续接收6byte,开头可以更改设备地址。充分验证的iic,slave连续接收6byte,开头可以更改设备地址。充分验证的iic,slave连续接收6byte,开头可以更改设备地址。充分验证的iic,slave连续接收6byte,开头可以更改设备地址。  
    2022-04-18 13:14:21下载
    积分:1
  • cordic 算法
    Cordic 算法的设计处理实施 sin 和 cos 角度对于笛卡尔坐标。
    2022-02-14 07:26:13下载
    积分:1
  • UART的FPGA实现方式
    在大规模电路的设计中广泛采用层次化结构化的设计方法。它将一个完整的硬件设计任务从系统级开始,划分为若干个可操作的模块,编制出相应的模型并进行仿真验证,最后在系统级上进行组合。 这样在提高设计效率的同时又提高了设计质量, 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-01-25 16:08:01下载
    积分:1
  • UART
    说明:  使用FPGA的FIFO,状态机,乒乓操作等实现了异步UART。(The use of FPGA-FIFO, state machine, ping-pong operation to achieve the asynchronous UART.)
    2008-10-09 15:59:20下载
    积分:1
  • inv_matrix
    矩阵求逆模块硬件实现,用verilog语言,基于ISE开发环境(implement of inverse matrix)
    2021-03-24 10:19:14下载
    积分:1
  • problem
    在学习verilog 中与遇到一些列问题的整理。(this Documentation is about the problem about verilog which is meeted when i was learn FPGA)
    2014-03-07 22:24:19下载
    积分:1
  • Cordic实现Sin Cos, Verilog
    verilog语言实现的cordic算法,计算sin cos三角函数
    2023-06-11 16:25:04下载
    积分:1
  • zidong-shouhuoji
    用VERILOG实现自动售货机功能,运行正确,希望有帮助(Use VERILOG implementation vending machine function, correct operation, hope to have help)
    2014-01-05 20:42:49下载
    积分:1
  • 基于FPGA的串口通信
    资源描述基于fpga的串口通信,采用verilog语言,实验开发板与pc机之间的串口通信
    2022-03-12 20:42:57下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载