登录
首页 » Verilog » 携带保存加法器

携带保存加法器

于 2022-01-26 发布 文件大小:267.59 kB
0 99
下载积分: 2 下载次数: 1

代码说明:

A 携带-保存加法器只是一组的一位全加法器,没有任何携带链接。 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • LPC_Host
    LPC host(By Lattice)
    2017-07-13 11:00:01下载
    积分:1
  • FPGA RAND 生成伪随机数
    FPGA生成伪随机数,希望对加密的童鞋有用(FPGA generates pseudo-random numbers, we want to be useful)
    2013-08-05 16:43:55下载
    积分:1
  • gmii_tx_mac
    实现千兆以太网数据发送,通过GMII接口向PHY写数据,控制PHY发送数据。(Implementation of Gigabit Ethernet data transmission, write data to the PHY through the GMII interface, control PHY data.)
    2013-08-08 15:24:43下载
    积分:1
  • dividefrequency
    如何用VHDL语言对时钟进行分频以达到计数目的(how to achive counting by VHDL Language)
    2009-02-13 15:45:38下载
    积分:1
  • 树枝毛茸茸的乘数
    它是一种算法,它是用来在超大规模集成电路的乘法2
    2022-04-14 10:10:49下载
    积分:1
  • AlteraFPGA_CPLD
    ALTERA FPGA CLPD
    2010-04-11 14:52:36下载
    积分:1
  • 华为FPGA设计全套
    华为fpga设计全套,经典入门教程,华为fpga设计全套,(verilog,HUAWEI FPGA design complete set)
    2020-12-20 15:49:09下载
    积分:1
  • modelsim输出文件代码演示 verilog
    资源描述 modelsim输出文件代码演示 verilog  内含头文件和testbench.Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language),以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式。  
    2022-03-04 02:46:20下载
    积分:1
  • 基于FPGA的LCD1602驱动程序
    ,笔者准备采用LCD1602字符液晶作为载体,来实现“Hello World”的显示。雷同于前面MCU按键消抖动方案1的C语言代码移植一样,此处我们准备以状态机的方式,移植LCD1602的驱动代码到Verilog HDL中,驱动实现LCD
    2022-01-25 18:26:34下载
    积分:1
  • local-bus
    基于FPGA的local bus接口。包含基于fifo和普通寄存器的两种方案。(FPGA-based local bus interface. Based fifo contains two programs and the general register.)
    2020-11-25 22:59:38下载
    积分:1
  • 696518资源总数
  • 105562会员总数
  • 1今日下载