网站首页

介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进制码转换成8421BCD 码的原理、设计思路和软件实现。...

于 2022-02-16 发布文件大小:226.67 kB

 0  131

下载积分: 2 下载次数: 1

我要下载

代码说明：

介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进制码转换成8421BCD 码的原理、设计思路和软件实现。-Introduction based on Altera

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

1. For the key input, please join the voice output circuit, representing the key...
1对于按键输入，请加入语音输出电路，代表按键sw1反馈的音频信息。每次按下sw1按钮时，它们都会发出0.1秒1KHz的声音。

2022-03-02 14:32:00下载

积分：1
1553B_enc_dec
155B航空总线中曼彻斯特编码和译码模块，亲测可以使用，而且很好用，但是对锁相环的描述不是很仔细(155B Air bus Manchester encoding and decoding modules, pro-test can be used, and it just works)

2020-12-04 14:49:27下载

积分：1
fpga0023202323
FPGA时序分析说明。对于高速时钟设计中的时序分析与约束有帮助(FPGA,TIME)

2010-11-01 15:49:34下载

积分：1
color_bar
彩条产生程序。。。。720p需添加74.25M时钟(colorbar generation. need 74.25mhz clock if 720p gen)

2020-06-22 06:20:01下载

积分：1
filter
说明： A low pass filter module based on FPGA, easy to transplant

2020-05-04 10:21:42下载

积分：1
ad9788_spi_ctrl
spi driver: Analog Device DAC ad9788 SPI Controller

2015-05-19 14:03:25下载

积分：1
project_1
简单的一个Verilog小程序，适合刚接触的人群(A simple Verilog small program, suitable for people just contact)

2020-06-16 22:20:01下载

积分：1
ISE7.1i 中文教程适合xilinx的FPGA/CPLD用户
ISE7.1i 中文教程适合xilinx的FPGA/CPLD用户-Chinese ISE7.1i the xilinx tutorial for FPGA/CPLD users

2022-02-25 00:06:16下载

积分：1
Verilog数字系统设计教程(第二版) 夏宇闻
Verilog数字系统设计教程(第二版) 夏宇闻(Verilog Digital System Design Course (2nd Edition) Xia Yuwen)

2020-06-20 18:40:02下载

积分：1
数字钟的VHDL源程序，可以实现在学校、年级的壮举…
数字钟的VHDL源程序，可以实现校时，校分等功能，并在试验箱上运行成功-The VHDL source code digital clock, you can achieve at school, school grade features, and success in the chamber is running on

2022-06-12 19:46:36下载

积分：1

696518资源总数
106174会员总数
31今日下载

介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进制码转换成8421BCD 码的原理、设计思路和软件实现。...

0 个回复

热门标签

热门下载

介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进 制码转换成8421BCD 码的原理、设计思路和软件实现。...

0 个回复

热门标签

热门下载

介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进制码转换成8421BCD 码的原理、设计思路和软件实现。...