网站首页

介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进制码转换成8421BCD 码的原理、设计思路和软件实现。...

于 2022-02-16 发布文件大小:226.67 kB

 0  136

下载积分: 2 下载次数: 1

我要下载

代码说明：

介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进制码转换成8421BCD 码的原理、设计思路和软件实现。-Introduction based on Altera

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

ethernet_mac-master
ethernet mac vhdl verilog basic

2019-03-30 15:47:25下载

积分：1
SDRAM_DDR
SDRAM_DDR控制器verilog代码及中文说明文档。(The SDRAM_DDR controller Verilog code and documentation in chinese.)

2013-02-06 10:48:57下载

积分：1
FFT
FFT with fix point 2*N

2013-10-06 15:38:38下载

积分：1
10_ImageEdge
基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像边缘提取(System Generator based image processing engineering, multimedia processing FPGA implementation source code, image edge extraction)

2020-10-23 20:27:22下载

积分：1
MATLABABCv2
The aim of the ECG simulator is to produce the typical ECG waveforms of different leads and as many arrhythmias as possible. My ECG simulator is a matlab based simulator and is able to produce normal lead II ECG waveform.

2017-08-21 21:31:42下载

积分：1
华为经典FPGA设计全套入门技巧
华为经典设计全套入门技巧，面试经验，设计技巧(Huawei Classic Design Complete Introduction Skills, Interview Experience, Design Skills)

2020-07-01 23:00:02下载

积分：1
用VHDL的玛摩尼的ASIC设计
ASIC Design using VHDL by Shyam Mani

2022-02-21 17:12:20下载

积分：1
DAC2902
verilog编写的DAC2902程序，用于高速的数模转换(verilog language,using for DAC2902 digital analog converter)

2011-08-07 14:29:54下载

积分：1
RapidIO_avalonst
RapidIO：使用Avalon-ST直通接口的实现方法，可以在fpga上实现(rapidio altera)

2017-05-31 22:50:11下载

积分：1
数字计时器，使用VHDL语言编写，使用数码管显示，精确到ms
数字计时器，使用VHDL语言编写，使用数码管显示，精确到ms-digital timer, the use of VHDL development, the use of digital control, the precision of the ms

2022-05-20 00:23:22下载

积分：1

696516资源总数
106481会员总数
12今日下载

介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进制码转换成8421BCD 码的原理、设计思路和软件实现。...

0 个回复

热门标签

热门下载

介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进 制码转换成8421BCD 码的原理、设计思路和软件实现。...

0 个回复

热门标签

热门下载

介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进制码转换成8421BCD 码的原理、设计思路和软件实现。...