-
4-to-1
4选1数据选择器，有使能端控制，4个数据输入，2个地址端，1个输出(4 1 data selector, enable end control, four data inputs, two addresses end, an output)
- 2012-10-15 18:48:38下载
- 积分：1
-
xmatchpro无损压缩
应用背景这个无损数据压缩系统的xmatchpro算法 衍生物；从来源 ； ；以前的研究 ； ；的 ； ；作者 ；和 ；在进步 ； ；FPGA技术。使用这种技术提供的灵活性是非常大的兴趣，因为芯片可以容易适应特定应用的要求。这个在一定的弊端； ； ； ；以前的 ；方法是 ； ；克服了 ； ；使用 ； ； xmatchpro ；算法；设计。的目标，然后以获得更好的压缩比，并仍然保持高吞吐量和高吞吐量，因此，这和，压缩/解压缩和，过程和，不，不，慢和，原系统的。关键技术UNIX的 ； ；实用 ；“压缩” ；采用lempel-ziv-2 ； ； ；（LZ2）算法和 ； ； ；数据Lempel-Ziv压缩 ； ； ；（dclz）的家庭 ； ；压缩机 ；最初发明 ； ；的 ；休利特—目前帕卡德和 ； ；& nbsp；通过开发 ； ；啊哈[ 17 ]，[ 18 ] ；使用也 ； ；LZ2 ；衍生物。邦顿 ；和 ；博列洛 ；另一本 ； ；LZ2 ；在实施 ； ；[ 19 ] ；， ；提高 ；在 ；数据压缩Lempel-Ziv算法。
- 2022-04-09 16:54:49下载
- 积分：1
-
vga
利用FPGA控制VGA显示器显示字符汉字的程序，里面有注释。(VGA display with FPGA control procedures Kanji characters, there are comments.)
- 2013-11-25 11:59:13下载
- 积分：1
-
此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现.
将整个电路分为两个子模块，一个提供同步信号（H_SYNC和V_SYNC）及像素位置信息；...
此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现.
将整个电路分为两个子模块，一个提供同步信号（H_SYNC和V_SYNC）及像素位置信息；另一个接收像素位置信息，并输出颜色信号。这样便于进行图形修改，同时也容易实现- This design uses Verilog the HDL hardware language design,
realizes on the palm space development board Divides into two stature
modules the entire electric circuit, provides the synchronized signal
(H_SYNC and V_SYNC) and the picture element positional information;
Another receive picture element positional information, and output
color signal. Like this is advantageous for carries on the graph to
revise, simultaneously is also easy to realize
- 2022-04-07 13:58:38下载
- 积分：1
-
bcdadd
4-Bit BCD Adder in Verilog
- 2014-03-26 09:29:21下载
- 积分：1
-
使用MATLAB完成CDMA系统的相关接收机，其中哈达码矩阵为128阶，仿真比特信噪比为...
使用MATLAB完成CDMA系统的相关接收机，其中哈达码矩阵为128阶，仿真比特信噪比为-10DB-CDMA system using MATLAB to complete the relevant receivers, which Hadamard matrix of 128 bands, simulation-10DB-bit signal to noise ratio for
- 2022-06-27 04:04:51下载
- 积分：1
-
apb_uart
说明： 这里是apb总线设计代码。这个源程序是基于verilog语言设计的(Here is the APB bus design code. This source program is designed based on Verilog language)
- 2021-04-12 14:18:57下载
- 积分：1
-
上海交通大学电子信息与电气工程学院VHDL经典教程
上海交通大学电子信息与电气工程学院VHDL经典教程-Shanghai Jiaotong University Electronic Information and Electrical Engineering, Institute of Classical VHDL Tutorial
- 2023-06-22 10:25:10下载
- 积分：1
-
this project is based on half adder ,full adder,half subtractor and full subtrac...
this project is based on half adder ,full adder,half subtractor and full subtractor using vhdl.this is the 100 correct code,reference is taken from book digital electrionics written by anand kumar.please use quatrus to access this code.this code can be used for the final year project for engineering.
Here dataflow techniques and behavioural techniques are used.
-
this project is based on half adder ,full adder,half subtractor and full subtractor using vhdl.this is the 100 correct code,reference is taken from book digital electrionics written by anand kumar.please use quatrus to access this code.this code can be used for the final year project for engineering.
Here dataflow techniques and behavioural techniques are used.
- 2022-12-30 21:40:03下载
- 积分：1
-
VHDL与源代码包
VHDL与源代码包-and VHDL source code
- 2022-04-27 02:45:55下载
- 积分：1
