-
用Verilog编写8位RS232串口转SPI输出
利用Verilog语言编写的RS-232串口转SPI的8位数据输出的源程序，里面有详细注释，利用ModelSim进行仿真测试，输入输出数据一样，真实可用。
- 2022-01-20 23:14:26下载
- 积分：1
-
FPGA_OV5640_VGA_DDR3_code
说明： 基于OV5640摄像头的视频图像传输存储以及读取。供大家参考。(Video image transmission, storage and reading based on ov5640 camera. For your reference.)
- 2021-03-06 15:39:30下载
- 积分：1
-
tiny-dnn-1.0.0a2
说明： 在zedboard上运行的神经网络架构，方便移植。(Run lenet-5 on zedboard)
- 2020-06-23 19:00:02下载
- 积分：1
-
simwindfarm-v1.0
GFHGFHGFH DFHFDHD GHDHFDHHFD DFHFDHDF
- 2021-04-11 22:08:57下载
- 积分：1
-
system
清华大学电子课程设计：Verilog，QuartusII可正确运行，可下载到FPGA上，完成远程通信的整体任务，PC发数据，键盘输入运算符与运算数计算将结果显示在数码管上并返回给PC机，需异步串口调试软件(Verilog, QuartusII run correctly, can be downloaded to the FPGA, to complete the overall task of remote communication, PC send data, keyboard operators and operands calculation displays the results in digital tube and returned to the PC, to be asynchronous serial debugging software)
- 2020-08-16 23:38:25下载
- 积分：1
-
biaojue4
此代码实现4人表决功能，4人中有三人同意即为通过。(Four voting)
- 2013-10-29 21:46:07下载
- 积分：1
-
dazhuankuai
基于FPGA设计的经典打砖块小游戏。游戏简单易玩。(FPGA design based on the classic Arkanoid game. Game easy to play.)
- 2013-11-26 09:40:37下载
- 积分：1
-
一个两位数0-99升降计数器Verilog
这是一个0上下计数器的设计是为了在FPGA显示一七段显示的数字代码。这里的二七段已被编程代码中以这样的方式，他们可以显示0-99的数字。UD控制信号用于控制是否反会上升或下降取决于价值。&；nbsp；
- 2022-09-01 21:25:03下载
- 积分：1
-
PS2_Core
or1200 PS2_Core code
- 2010-07-18 23:26:44下载
- 积分：1
-
同步 fifo （先进先出）
FIFO 是缓冲区的一种特殊类型。名称 FIFO 站第一的先进先出和入缓冲区中，第一次写入的数据第一次出来它的手段。每个内存的数据字所写的第一次也出来第一次当读取内存是先进先出。先进先出的三个种类：移位寄存器 — — 与存储的数据字的恒定数目和因而，读和写操作之间的必要同步 FIFO 因为必须读取数据字，每次一种书面独占读取/写入 FIFO — — 具有可变数量的存储的数据字，和由于内部结构，读和写操作之间的必要同步先进先出并发读/写 FIFO — — 数量可变的存储的数据的言行可能读和写操作之间的异步 FIFO
- 2023-06-25 07:05:04下载
- 积分：1
