-
MB
说明： 基于VHDL语言数字秒表设计,在FPGA实验平台下开发(Digital stopwatch design based on VHDL, FPGA experimental platform under development)
- 2015-04-21 20:11:14下载
- 积分：1
-
LDPC_FPGA
LDPC码的FPGA实现，大家相互学习下。。(the code of LDPC implementation by FPGA)
- 2020-11-29 16:59:28下载
- 积分：1
-
fir 滤波，分块缩放
图像处理，支持14阶的fir滤波，x方向分块缩小
- 2022-06-16 22:27:19下载
- 积分：1
-
cpu_code_8051
vhdl code for 8051 processor
- 2010-06-25 15:16:07下载
- 积分：1
-
Xilinx
说明： 2020 XILINX Vivado ISE IP License最全最可靠License获取方式。
LDPC,
CPRI,
Turbo,
Polar,
JESD204B/C
HDMI1.4/2.0,
MIPI CSI-2,
MIPI DSI
AXI CAN
AXI USB2.0
SD Card Host
Reed-Solomon Decoder/Encoder
10G Enthernet MAC
25G Enthernet MAC
40G Enthernet MAC
50G Enthernet MAC
100G Enthernet MAC
RS Encoder/Decoder
Display Port/ DP
Video Test Pattern Generator
RapidIO
tri mode ethernet mac(LDPC,
CPRI,
Turbo,
Polar,
JESD204B/C
HDMI1.4/2.0,
MIPI CSI-2,
MIPI DSI
AXI CAN
AXI USB2.0
SD Card Host
Reed-Solomon Decoder/Encoder
10G Enthernet MAC
25G Enthernet MAC
40G Enthernet MAC
50G Enthernet MAC
100G Enthernet MAC
RS Encoder/Decoder
Display Port/ DP
Video Test Pattern Generator
RapidIO
tri mode ethernet mac)
- 2020-03-11 15:40:45下载
- 积分：1
-
移位寄存器（右移和左移）
module shiftrne(R,L,E,w,Clock,Q);
parameter n=4;
input [n-1:0]R;
input L,E,w,Clock;
output reg [n-1:0]Q;
integer k;
always@(posedge Clock)
begin
if(L)
Q
- 2023-08-01 00:40:03下载
- 积分：1
-
16 位进行选择加法器 verlog 代码
它是为使用多个波纹的常规结构的 16 位进行选择加法器 verilog 代码执行加法器和多路复用器
- 2022-09-08 16:00:02下载
- 积分：1
-
ADS1115
本程序调试了TI的高精度模数转换芯片ADS1115,此模数转换器采用双积分型，16位，为IIC通信方式，调试较复杂，在对直流采集方面有着广泛的应用(This program debugging TI s high-precision analog-digital conversion chip ADS1115)
- 2013-08-23 22:49:26下载
- 积分：1
-
4 位纹波计数器
这包括 verilog 代码为 4 位纹波计数器，编码在 Xilinx ISE 平台上。代码是经过测试，是好的。
- 2022-02-05 19:58:32下载
- 积分：1
-
sound_ranging
改VHDL代码可以实现超声波测距的功能，其精确度达到US级，可以用七段数码管显示其数值(sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging )
- 2014-06-13 20:42:03下载
- 积分：1
