登录
首页 » VHDL » 利用verilog语言设计公共电话共包括以下几个状态:挂机、待机、身份确认、修改密码、通话等五个状态。内含详细的源码以及设计过程、模块...

利用verilog语言设计公共电话共包括以下几个状态:挂机、待机、身份确认、修改密码、通话等五个状态。内含详细的源码以及设计过程、模块...

于 2022-02-25 发布 文件大小:388.52 kB
0 98
下载积分: 2 下载次数: 1

代码说明:

利用verilog语言设计公共电话共包括以下几个状态:挂机、待机、身份确认、修改密码、通话等五个状态。内含详细的源码以及设计过程、模块-The use of public telephones were verilog language design include the following states: hang up, standby, identification, change passwords, call the five states. Includes a detailed source code as well as the design process, the module

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • UART0407
    ise平台模拟UART,并与PC机实现收发(+1)(ISE platform simulation UART and transceiver.)
    2013-04-22 15:38:36下载
    积分:1
  • 50846288C
    verilog 硬件编程实现bpsk调制(verilog hardware, programming bpsk Modulation)
    2009-10-29 20:20:33下载
    积分:1
  • polar_SC译码
    该部分的主要功能是完成基于FPGA的polar码SC译码。(The main function of this part is to complete the FPGA-based polar code SC decoding.)
    2021-02-17 13:49:46下载
    积分:1
  • bootstrap_ace_v1.3.2
    多年项目经验测试文档测试文档,重要保存重要保存重要保存重要保存重要保存重要保存(Years of project experience testing document testing, it is important to save save save important important important important to save save save important)
    2016-03-05 15:46:27下载
    积分:1
  • jiaozhijiejiaozhi
    VHDL代码完成行列交织与解交织的功能实现(the realization of interleaver on VHDL language)
    2020-07-17 15:08:49下载
    积分:1
  • 这是一个GPIB源程序代码,里面有硬件相对应的代码
    这是一个GPIB源程序代码,里面有硬件相对应的代码-This is a GPIB source code, which corresponds to a hardware code
    2022-02-15 23:31:46下载
    积分:1
  • turbo_encode
    turbo码的编码程序,verilog HDL,在ISE环境中(turbo code encoding process)
    2014-03-29 15:09:58下载
    积分:1
  • ALTERA上DE2平台,利用内部50M Hz时钟,在数码管模拟显示时间(时分秒)。
    ALTERA上DE2平台,利用内部50M Hz时钟,在数码管模拟显示时间(时分秒)。-ALTERA on DE2 platform, using internal 50M Hz clock, in the digital control simulation show time (hours minutes and seconds).
    2022-04-17 01:14:39下载
    积分:1
  • Interface design between microprocessor and cpld ,suit for IC design and applica...
    cpld与单片机接口设计,利于电子设计及应用- Interface design between microprocessor and cpld ,suit for IC design and application
    2022-03-25 22:52:32下载
    积分:1
  • FIR
    FIR滤波器的VHDL源代码及测试文件,已通过编译仿真,绝对正确。(FIR filter VHDL source code and test files, has passed the compiled simulation, absolutely correct.)
    2021-04-15 11:08:54下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载