-
FPGA_Turbo
Turbo码编解码的FPGA实现，verilog语言编写(Implementation ofTurbo code on FPGA , using Verilog language)
- 2021-04-19 09:48:51下载
- 积分：1
-
FPGA
verilog编写的QPSK发射机的ＦＰＧＡ部分，已经过验证，完全达到要求。调制矢量误差４％(QPSK transmitter verilog prepared by the FPGA portion, has been proven, fully meet the requirements. Modulation vector error of 4 )
- 2013-10-08 14:58:23下载
- 积分：1
-
I2C MASTER
I2C verilog code
I2C僅使用兩個雙向開漏線，串列資料線（SDA）和串列時鐘線（SCL），上拉了電阻。使用的典型電壓是+5 V或+3.3 V（雖然其他電壓系統也是允許的）。
在I2C參考設計中，使用7位或10位（取決於所使用的裝置）位址空間。普通I2C匯流排速度為100 kbit / s的標準模式和10 kbit / s的低速模式，但任意低時脈速率也是允許的。 I2C的最新修訂可以承載更多的節點，並以更快的速度執行[b]。這些速度被更廣泛地使用在嵌入式系統中而不是PC上。I2C也有其他的特性，例如16位元尋址。(I2C verilog code
I2C (Inter-Integrated Circuit))
- 2019-03-20 19:25:23下载
- 积分：1
-
串口模块程序，可以实现串行发送和接收功能，比特率可以不断调整，数据的长度是可以改变的...
串口模块程序，可以实现串行发送和接收功能，比特率可以不断调整，数据的长度是可以改变的-Serial port module program, you can achieve the serial send and receive functions, and bit rate can be continuously adjusted, the data length can be changed
- 2022-11-12 23:30:03下载
- 积分：1
-
使用vriloge硬件描述语言设计数字频率计，其对于高频测量精确，可测范围0―99999999HZ，在MAX+PLUSII中运行通过并在实验箱上运行通过达到要求...
使用vriloge硬件描述语言设计数字频率计，其对于高频测量精确，可测范围0―99999999HZ，在MAX+PLUSII中运行通过并在实验箱上运行通过达到要求-The use of hardware description language design vriloge digital frequency meter, and its high-frequency measurement for accurate, range 0-99999999HZ, in MAX+ PLUSII run me through and run the experiment to meet the requirement through
- 2022-01-25 18:01:01下载
- 积分：1
-
加扰器解扰器设计
加扰器解扰器设计,组合逻辑电路可以选用下述不同的逻辑类型来实现：互补CMOS结构、有比电路、差 分共源-共栅电压开关逻辑（DCVSL），传输门逻辑、互补传输晶体管逻辑（CPL）或动态电 路结构，也可以是以上不同类型结构的混合。(Scrambler/ descrambler design)
- 2018-08-29 10:52:46下载
- 积分：1
-
OFDM_618
说明： 基于FPGA的OFDM同步，包含时钟模块、ROM读取模块、峰值检测模块、帧同步模块(OFDM synchronization based on FPGA includes clock module, Rom reading module, peak detection module and frame synchronization module)
- 2020-08-12 16:41:34下载
- 积分：1
-
本例是一个6层电梯的控制系统,VHDL原程序,状态机,控制器
本例是一个6层电梯的控制系统,VHDL原程序,状态机,控制器-This case is a 6-storey elevator control system, VHDL original procedures, state machine, controller
- 2022-08-13 12:10:03下载
- 积分：1
-
这是用VHDL实现的8位加法器，对新手有点帮助。
这是用VHDL实现的8位加法器，对新手有点帮助。-This is achieved using VHDL adder 8, a little help to novices.
- 2022-07-20 21:54:41下载
- 积分：1
-
fir
用窗函数法设计一个线性相位FIR数字低通滤波器，用理想低通滤波器作为逼近滤波器，通带截止频率为0.2 ，阻带截止频率为0.4 ，阻带衰减不小于-40dB。(Window function method to design a linear phase FIR digital low-pass filter, as an ideal low-pass filter for approximation filter passband cutoff frequency of 0.2 stopband cutoff frequency of 0.4, the stop-band attenuation of less than-40dB.)
- 2012-09-24 13:54:07下载
- 积分：1
