-
bujinconrrol
步进电机定位控制系统，VHDL程序，里面有注释(Stepper motor position control system, VHDL program, there are comments)
- 2010-11-27 17:36:34下载
- 积分：1
-
Verilog经典教程-夏宇闻
硬件描述语言HDL(Hardware Description Language)经典教程(Classic Verilog tutorials)
- 2018-08-07 16:43:11下载
- 积分：1
-
【原创】__verilog_实现_FPGA控制_1602显示__调试笔记
FPGA控制LCD1602调试笔记 有原理介绍和源代码
此资料来自百度文库（http://wenku.baidu.com/）
您目前所看到的文档是使用的抱米花百度文库下载器所生成
此文档原地址来自
感谢您的支持
抱米花
http://blog.sina.com.cn/lotusbaob
http://wenku.baidu.com/view/fd27528483d049649b665832.html
- 2022-01-25 19:22:15下载
- 积分：1
-
vga 显示测试
这是一个 VGA 显示 test，it 可以告诉你如何使用语言来写 VGA 显示 program。
- 2022-08-03 09:04:39下载
- 积分：1
-
quartus-mult
mult,在quartusII中，以模块输入形式，仿真乘法器mult，得到时序图和功能图(a simulation example of mult)
- 2012-10-17 14:22:11下载
- 积分：1
-
telephone-cost-metering
该程序用来实现电话计时以算取费用，比较简单(telephone cost metering verilog code)
- 2013-11-03 19:45:00下载
- 积分：1
-
sqrt_pipeline
说明： Matlab - to hdl code for square root
- 2020-06-17 12:20:02下载
- 积分：1
-
低功率 MAC 单元的 VLSI 设计与实现
在大部分的数字信号处理 (DSP) 应用程序的关键操作是乘法和积累。实时信号处理要求高速度
和低功耗的高吞吐量乘数-蓄能器 (MAC) 股，始终是以实现高性能数字信号处理系统的关键。
这项工作的目的是，设计和执行的一个低功率 MAC 单位与块技术扶持，以节省电源。首先，1 位 MAC 单元而设计，用适当
几何图形，使功率优化、 区域和延迟。在管道阶段在延迟 MAC 单位估计基于控制单元为了控制数据
用于低功率的 MAC 块之间的流量。同样，N 位 MAC 单元设计和使用，使流水线的阶段控制逻辑的低功耗控制
适当的时间。设计的加法器单元格具有优势的业务速度高，小晶体管计数和低功耗。MAC 在 0.18um 上实现 CMOS 技术
使用节奏演奏家工具。在各种体系结构中的此文件 alsoinvestigates 乘数和加法器哪些是适合高吞吐量信号的实现
- 2023-07-22 14:00:03下载
- 积分：1
-
fpga_12864
这是基于Nios II的12864液晶点亮程序，包含汉字、字符等(This is a program which is based on Nios II ,its function is light the 12864 LCD that including Chinese characters, characters)
- 2012-07-02 17:28:21下载
- 积分：1
-
verilog 代码
基于FPGA的VERILOG语言的DS18B20温度检测程序，代码自测可用(FPGA based VERILOG language DS18B20 temperature detection program, code self test available)
- 2018-07-05 15:36:01下载
- 积分：1
|
联系客服（QQ：3324461878）
