-
RAD4FFTaRAD4iFFT
基4的FFT正变换和反变换程序，速度特快，使用方法简单且在程序注解中标注。带有测试程序，且在多个项目中应用，正确性毋容置疑。(Rad4FFT 和 Rad4iFFT)
- 2020-12-19 12:19:10下载
- 积分：1
-
基于FPGA的电子密码锁的设计，内有Verilog HDL源码和各仿真图像
基于FPGA的电子密码锁的设计，内有Verilog HDL源码和各仿真图像-FPGA-based design of electronic locks, which have Verilog HDL source code and the simulation image
- 2022-01-26 01:04:10下载
- 积分：1
-
VHDL
Project manager is reak vhdl old man
- 2015-09-10 10:06:28下载
- 积分：1
-
RANGEN
2011年全国大学生电子设计竞赛E题“简易数字信号传输性能分析仪”fpga的控制代码，verilog编写；包括了M序列及同步时钟的提取等所有程序。(2011 National Undergraduate Electronic Design Contest E title "Simple digital signal transmission performance analyzer" fpga control code, verilog prepared including the M-sequence and synchronous clock extraction and all other programs.)
- 2020-10-27 17:09:59下载
- 积分：1
-
IIR-digital-filter-
采用双线性变换法设计IIR数字滤波器设计的c代码，包括低通、高通和带通(Document recording the design of IIR digital filter c code)
- 2011-09-05 17:47:58下载
- 积分：1
-
rs232
异步串行传输的verilog hdl 功能文件以及测试文件(The verilog hdl source and the testbench of asynchronous serial transmission )
- 2009-12-27 16:02:38下载
- 积分：1
-
语言和 vhdl 文件
库 ieee ；
使用 ieee.std_logic_1164.all ；
使用 ieee.std_logic_arith.all ；
使用 ieee.std_logic_unsigned.all ；
实体三叶因子 1 是
端口 (
赤 角： 在 std_logic ；
rst: 在 std_logic ；
q1: std_logic 出） ；
结束三叶因子 1 ；
请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2023-07-03 16:30:03下载
- 积分：1
-
sync_bitops
Set a bit and return its old value.
- 2015-06-23 14:22:31下载
- 积分：1
-
基于FPGA的神经网络硬件实现中的关键问题研究，适合用fpga研究神经网络的工程人员参考...
基于FPGA的神经网络硬件实现中的关键问题研究，适合用fpga研究神经网络的工程人员参考-FPGA-based hardware implementation of neural networks in the study of key issues for research with neural networks fpga reference works
- 2022-04-17 01:07:47下载
- 积分：1
-
一个用vhdl硬件描述语言实现的一个比较简单的除法器
一个用vhdl硬件描述语言实现的一个比较简单的除法器-an divider using vhdl
- 2022-05-15 11:56:12下载
- 积分：1
