登录
首页 » Verilog » 系统的 Verilog 设计与验证示例

系统的 Verilog 设计与验证示例

于 2022-02-28 发布 文件大小:8.57 kB
0 132
下载积分: 2 下载次数: 1

代码说明:

ALU 设计和验证平台的但在平台与监控、 检查器、 音序器、 驱动程序和接口

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于spartan 3e 的lcd显示屏驱动
    该程序用verilog语言描写了一段驱动spartan 3e 板子上的1602 lcd 显示屏驱动程序包含其中,其中第一行显示level score life. 第二行显示00,01 03 时钟选择板子上自带的50m时钟。 驱动严格按照时序来写双航显示。
    2022-01-26 06:11:11下载
    积分:1
  • Fitz_algorithm
    QPSK调制的载波频偏估计,是一个可以调用的函数。接收端进行了一系列的处理。经典的Fitz法(QPSK-carrier frequence offset estimation_ Fitz)
    2013-03-18 14:37:56下载
    积分:1
  • ov5620在FPGA中的使用
    ov5620在FPGA中的使用,本程序实现的功能是驱动摄像头OV5620,并将数据通过VGA接口输出,外接显示器即 看到摄像头的图像。
    2022-04-11 15:24:17下载
    积分:1
  • 32位浮点数乘法
    32位浮点数乘法指令,在quareus13.0平台下编译,在modesim仿真数据正确
    2022-05-20 19:07:56下载
    积分:1
  • yuandaima
    以GPS为时间基准,实现多传感器器数据同步采集,整合信息后发送 VERILOG语言编写 QUARTUS II环境(GPS-time basis, synchronized multi-sensor data acquisition, integration of information after sending VERILOG language environment QUARTUS II)
    2014-10-12 19:15:45下载
    积分:1
  • VGA_test
    说明:  基于FPGA设计的一段测试VGA接口的VHDL小程序\功能为在显示器上间隔显示横条、竖条以及棋盘格等彩条信号,希望对初学FPGA驱动VGA接口的电子爱好者有用(FPGA-based design of a VGA interface VHDL test applet \ functions for the intervals shown in the display bar, vertical bars and checkerboard patterns and other signals of color, hope for beginners FPGA VGA interface driver useful for electronic enthusiasts)
    2010-04-06 11:26:58下载
    积分:1
  • tdm_latest[1]
    TDM,就是时分复用。本程序完成4通道,没通道最多32路64K信号的交换,就是说可以完成32x4个电话信号交换(TDM, is time-division multiplexing. The process is complete 4-channel, no channel up to 64K 32 to exchange signals, that can be done 32x4 telephone signal exchange)
    2010-07-07 15:28:06下载
    积分:1
  • fir_lms
    基于FIR滤波器的LMS自适应算法的FPGA实现,verilog语言(FIR filter based on LMS adaptive algorithm on FPGA, VHDL language)
    2015-10-11 19:23:03下载
    积分:1
  • BIT
    说明:  FPGA应用状态机版,适合初学者学习状态机三段式,ASMD图的理解和翻译,以及Verilog语言的应用 最后对仿真的一些理解 其中包含HDL设计及testbench描述 根据要求设计了一个能求出一个32bit字中两个相邻0之间最大间隙的电路。(FPGA application state machine version, suitable for beginners to learn state machine three-stage, ASMD chart understanding and translation, and Verilog language application. Finally, some understanding of simulation, including HDL design and testbench description According to the requirements, a circuit is designed to find the maximum gap between two adjacent zeros in a 32 bit word.)
    2020-04-28 15:57:34下载
    积分:1
  • ofdm_baseband_design_basedon_fpga
    基于Xilinx FPGA的OFDM通信系统基带设计一书的源代码 (this is source code from a book)
    2013-06-13 22:13:52下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载